的任何组合。
[0055]请参阅图1，图1绘示根据本揭示内容的一实施例中一种显示器100的示意图。显示器100包含像素阵列110、移位寄存器电路⑶(I)?⑶(η)、数据驱动单元SD (I)?SD(m)、控制单元140以及控制信号产生电路150。显示器100可以是电视屏幕、计算机屏幕、手机屏幕、触控式手持装置的屏幕以及其他具显示功能的显示设备，并不以此为限。请一并参阅图2，图2绘示图1中像素阵列110的示意图。像素阵列110具有多个像素单元115设置为列Rl?Rn以及行Cl?Cm，其中n、m皆为大于I的整数，且n、m可以为相同或相异的整数，并不以此为限。移位寄存器电路⑶⑴?⑶(η)电性耦接列Rl?Rn中的像素单元115，用以依序输出驱动信号G(I)?G(η)，其中移位寄存器电路GD (I)?GD (η)包含第一群电路120a以及第二群电路120b，如图1所示，第一群电路120a与第二群电路120b彼此交错设置。
[0056]举例来说，在此实施例中第一群电路120a包含移位寄存器电路⑶(I)、⑶(3)、⑶(5)等奇数部分的移位寄存器电路，而第二群电路120b则包含移位寄存器电路⑶(2)、GD(4),GD(6)等偶数部分的移位寄存器电路，然而本揭示并不以奇数与偶数为限，亦可以是其他任意交错设置的情况。另外，可以看到图1中第一群电路120a以及第二群电路120b分别设置于显示器100中的左、右两侧，在一些实施例中，如图3A所示，第一群电路120a (无绘示)包含移位寄存器电路GD(I)、GD (3)、GD (5)等奇数部分的移位寄存器电路，而第二群电路120b (无绘示)则包含移位寄存器电路⑶(2)、⑶(4)、⑶￠)，第一群电路120a以及第二群电路120b设置于同一侧。又在一些实施例中，如图3B所不，显不器100的两侧同时包含第一群电路120a (无绘示)以及第二群电路120b (无绘示)，同样地第一群电路120a包含移位寄存器电路GD(1)、GD(3)、GD(5)等奇数部分的移位寄存器电路，而第二群电路120b则包含移位寄存器电路GD (2)、GD (4)、GD (6)，本揭示并不以上述设置为限。
[0057]请继续参阅图1，数据驱动单元SD (I)?SD (m)电性親接行Cl?Cm中的像素单元115，用以提供数据信号D(I)?D(m)至每一行的像素单元115。控制单元140耦接数据驱动单元SD(I)?SD (m)。控制信号产生电路150耦接控制单元140，控制信号产生电路150用以产生控制信号GS至控制单元140。
[0058]进一步来说请一并参阅图4。图4绘示图1中显示器100的操作信号的时序图。第一画面Fl起始于在时间t0时致能画面触发信号ST1，此后驱动信号G(I)?G(n)根据频率信号CKl?CK4依序在不同时间致能，例如在时间tl时驱动信号G (I)根据频率信号CKl致能，在时间t2时驱动信号G (2)根据频率信号CK2致能，在时间t3时驱动信号G (3)根据频率信号CK3致能，在时间t4时驱动信号G(4)根据频率信号CK4致能，在时间t5时驱动信号G(5)再度根据频率信号CKl致能，依此循环在第一画面Fl中陆续将驱动信号G(6)?G(η)依序致能，并同样地在第二画面F2中依此致能驱动信号G(I)?G(n)。需注意的是，在此实施例中由于移位寄存器电路GD (I)?GD(n)交错设置为第一群电路120a与第二群电路120b，故上述驱动信号G(I)?G(n)依序致能的过程中驱动信号G(I)?G(n)亦交错地由第一群电路120a与第二群电路120b致能。
[0059]此外，控制信号GS在第一画面Fl根据第一群电路120a的驱动信号G(I)、G(3)、G(5)等奇数部分的驱动信号致能，控制信号GS在第二画面F2根据第二群电路120b的驱动信号G(2)、G(4)、G(6)等偶数部分的驱动信号致能。当控制信号GS禁能时，控制单元140控制数据驱动单元SD (I)?SD(m)依第一驱动能力输出数据信号D (I)?D(m)，当控制信号GS致能时，该控制单元140控制数据驱动单元SD (I)?SD (m)依第二驱动能力输出数据信号D(I)?D(m)，其中第一驱动能力与第二驱动能力不同。
[0060]进一步来说，本实施例中第一驱动能力与第二驱动能力分别为数据驱动单元SD(I)?SD(m)所能够提供的不同大小的驱动电流，例如第一驱动能力为数据驱动单元SD(I)?SD(m)所能够提供的最大驱动电流100%，而第二驱动能力为最大驱动电流100%的六成驱动电流60 %，此处最大驱动电流100 %以及六成驱动电流60 %仅为举例，实际应用中可以为任意大小不同的电流值。因此在此例中，数据驱动单元SD(I)?SD(m)依第一驱动能力或是第二驱动能力输出数据信号D(I)?D(m)亦即数据驱动单元SD(I)?SD(m)依最大驱动电流100%以及六成驱动电流60%输出数据信号D(I)?D(m)。
[0061]此外，需注意图4绘示的信号DATA为数据信号D(I)?D(m)依第一驱动能力或是第二驱动能力输出的示意情况，其中逻辑高准位代表数据信号D (I)?D(m)依第一驱动能力输出，逻辑低准位代表数据信号D(I)?D(m)依第二驱动能力输出，图4中的信号DATA可以代表数据信号D(I)或数据信号D(2)或任何数据信号D(I)?D(m)中之一者。举例来说，在第一画面Fl第一期间Tl内当第一群电路120a输出驱动信号G(l)、G (3)、G (5)等奇数部分的驱动信号时，亦即信号DATA为逻辑高准位时，控制单元140控制数据驱动单元SD(I)?SD (m)依第一驱动能力输出数据信号D(I)?D(m)及在第一画面Fl第二期间T2内当第二群电路120b输出驱动信号G⑵、G(4)、G(6)等偶数部分的驱动信号时，亦即信号DATA为逻辑低准位时，控制单元140控制数据驱动单元SD (I)?SD (m)依第二驱动能力输出数据信号D (I)?D(m)。
[0062]在第二画面F2第三期间T3内当第二群电路120b输出驱动信号G (2)、G(4)、G(6)等偶数部分的驱动信号时，亦即信号DATA为逻辑高准位时，控制单元140控制数据驱动单元SD(I)?SD(m)依第一驱动能力输出数据信号D(I)?D(m)及在第二画面F2第四期间T4内当第一群电路120a输出驱动信号G(1)、G(3)、G(5)等奇数部分的驱动信号时，亦即信号DATA为逻辑低准位时，控制单元140控制数据驱动单元SD (I)?SD(m)依第二驱动能力输出数据信号D(I)?D(m)。
[0063]举例来说，请参阅图5A以及图5B。图5A绘示根据本揭示内容的一实施例中显示器100操作于第一画面Fl内的示意图，图5B绘示根据本揭示内容的一实施例中显示器100操作于第二画面F2内的示意图。如图5A所示，在第一画面Fl第一期间Tl内当第一群电路120a输出驱动信号G(I)或是驱动信号G (3)、G (5)等奇数部分的驱动信号时(图5A左图绘示为驱动信号G(I)输出的情况)，数据驱动单元SD(I)?SD(m)依第一驱动能力(最大驱动电流100%)输出数据信号D (I)?D(m)，在第一画面Fl第二期间T2内当第二群电路120b输出驱动信号G(2)或是驱动信号G(4)、G(6)等偶数部分的驱动信号时(图5A右图绘示为驱动信号G (2)输出的情况)，数据驱动单元SD(I)?SD(m)依第二驱动能力(六成驱动电流60%)输出数据信号D(I)?D(m)。另一方面，如图5B所示，在第二画面F2第三期间T3内当第二群电路120b输出