尾像素补偿单元Pnl，注意第一部分像素补偿单元中末尾的一个 像素补偿单元（例如Pil)与第二部分像素补偿单元中首个像素补偿单元（例如P(i+l)l) 是前后连续的两个像素补偿单元，则靠前的第一部分像素补偿单元中的存储电容值应该比 靠后第二部分像素补偿单元中的存储电容值小，这里的i可以是大于等于1的自然数并且 小于η。
[0037] 在其他的可选但非必须的实施例中，在任意一列的像素补偿单元Pll、P21、 P31、……Pnl中，可以使各像素补偿单元P11、P21、P31、……Pnl各自的存储电容CstU Cst2、Cst3......Cstn的电容值，按从首个像素补偿单元到末尾像素补偿单元的顺序依 次逐步递增，也即任意相邻的两个像素补偿单元中，后一个像素补偿单元中的存储电容 Cst (k+Ι)的电容值大于前一个像素补偿单元中的存储电容Cstk的电容值，这里的k可以是 大于等于1的自然数并且小于η。
[0038] 如果将一系列不同存储电容Cstl、Cst2、Cst3……Cstn的电容值设定为依次逐步 递增，就会要求改动每一个电容的大小，虽然能够抑制不同存储电容的充电电压漂移，但是 试图更改每一个电容却比较耗费时间和成本。
[0039] 参见图9,在其他的可选但非必须的实施例中，更减省的方法是，将任意一列的 像素补偿单元Pll、P21、P31、……Pnl划分成多级像素补偿模块SI、S2、S3……，并且任 意一级像素补偿模块4包括一个或多个在位置上连续的像素补偿单元（Pml、P(m+1) 1、 P(m+2) 1、……），注意在前后相邻的两级像素补偿模块中，前一级像素补偿模块& i中末尾 的一个像素补偿单元（例如P (m-l)l)与后一级像素补偿模块&中首个像素补偿单元（例 如P(m)l)是连续的，以保障像素补偿单元P11、P21、P31、……Pnl中的每一个都被分割划 定在指定的像素补偿模块中，这里的L，m是大于1的自然数并且小于η。优势在于，存储电 容Cstl、Cst2、Cst3……Cstn的电容值无须再设定为彼此都不相同，取而代之的是，在多级 像素补偿模块SI、S2、S3......中，任意一级像素补偿模块中的各个像素补偿单元的存储电容 Cst的电容值是相等的。例如，前一级像素补偿模块& ^勺像素补偿单元（......P(m-2)1、 P(m-l)l)中各自的存储电容……、Cst(m-2)、Cst(m-l)的电容值均相同，而相邻后一级像 素补偿模块4中像素补偿单元（Pml、P(m+l)l、P(m+2)1、......）各自的存储电容Cst (m)、 Cst (m+1)、……的电容值也均相同。面临的问题仍然是，同一条数据线施加给不同像素补 偿单元的不同程度的畸变数据信号，我们的本质要求是改善这种负面影响，所以我们仍然 要求后一级像素补偿模块4中像素补偿单元（Pml、P(m+l)l、P(m+2)l、……）各自的存储 电容Cst (m)、Cst (m+Ι)、......的电容值，要大于前一级像素补偿模块& 4勺像素补偿单元 (……P(m-2)l、P(m-l)l)中各自的存储电容……、Cst (m_2)、Cst (m_l)的电容值。在这个 实施例中，不限制于一列的首尾像素补偿单元，更广泛的意义在于，设置一部分像素补偿单 元（例如前一级像素补偿模块Su中的像素补偿单元）的存储电容值和另一部分像素补偿 单元（例如后一级像素补偿模块4中的像素补偿单元）的存储电容值不同，以抑制同一列 像素补偿单元共用的一条数据线DLl施加给不同像素补偿单元（例如像素补偿模块& 中的像素补偿单元）的数据信号的畸变，藉此减小像素补偿模块4 i、&中不同的像素补偿 单元各自的存储电容在充电过程中达到的电压值的差异。
[0040] 在图9的实施例中，一般而言，规则是将接收的数据信号发生重度畸变的一部分 像素补偿单元中（例如后一级像素补偿模块4中的像素补偿单元）的存储电容值，调节至 比接收的数据信号发生轻微畸变或未发生畸变的另一部分像素补偿单元中（例如前一级 像素补偿模块4 i中的像素补偿单元）的存储电容值大。
[0041] 上文介绍了像素补偿模块\ i或&中各个存储电容等值，但是如果试图在像素补 偿模块4 i中设置它所含的一系列存储电容……、Cst(m-2)、Cst(m-l)依次逐步递增也是 允许的，也即像素补偿模块4 i中任意后一个像素补偿单元中的存储电容值大于相邻前一 个像素补偿单元中的存储电容值。同样，在像素补偿模块4中设置它所含的一系列存储电 容Cst (m)、Cst (m+Ι)、......依次逐步递增也是允许的。
[0042] 另外，虽然上文是以相邻的两个像素补偿模块Su或&为例进行阐明，但是应当注 意到，设置一个指定的第二像素补偿模块中各像素补偿单元的存储电容值，均大于另一个 第一像素补偿模块中各像素补偿单元的存储电容值，其中第一、第二像素补偿模块两者不 相邻也被允许，我们的目的是，将接收的数据信号发生重度畸变的一部分像素补偿单元中 (如第二像素补偿模块中的像素补偿单元）的存储电容值，调节至比接收的数据信号发生 轻微畸变或未发生畸变的另一部分像素补偿单元中（如第一像素补偿模块中的像素补偿 单元）的存储电容值大，藉此减小第一、第二像素补偿模块中各像素补偿单元的存储电容 在充电过程中达到的电压值的差异，实现它们两者的显示效果无差异。
[0043] 以上，通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，上述发明 提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上 述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明 的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内 容，都应认为仍属本发明的意图和范围内。
【主权项】
1. 一种像素电路，包括像素补偿阵列，其特征在于，所述像素补偿阵列包含多个像素补 偿单元；其中 在所述像素补偿阵列中的任意一列所述像素补偿单元，皆包括存储电容值相异的第一 部分像素补偿单元和第二部分像素补偿单元。2. 根据权利要求1所述的像素电路，其特征在于，任意一列所述像素补偿单元中的首 个所述像素补偿单元的所述存储电容值被设置为低于末尾所述像素补偿单元的所述存储 电容值。3. 根据权利要求1所述的像素电路，其特征在于，在任意一列的所述像素补偿单元中， 各所述像素补偿单元具有的所述存储电容值按从首个所述像素补偿单元到末尾所述像素 补偿单元的顺序依次逐步递增。4. 根据权利要求1所述的像素电路，其特征在于，在所述像素补偿阵列中的任意一列 所述像素补偿单元，包括多级像素补偿模块，并且每一级所述像素补偿模块包括一个或多 个连续的所述像素补偿单元；其中，一个所述像素补偿模块中各所述像素补偿单元的所述 存储电容值均大于其他所述像素补偿模块中各所述像素补偿单元的所述存储电容值。5. 根据权利要求4所述的像素电路，其特征在于，在多级所述像素补偿模块中，任意一 级所述像素补偿模块中的各个所述像素补偿单元的所述存储电容值皆相等。6. -种像素电路，包括像素补偿阵列，其特征在于，所述像素补偿阵列包含多个像素补 偿单元，在所述像素补偿阵列中的任意一列所述像素补偿单元，皆包括存储电容值相异的 第一部分像素补偿单元和第二部分像素补偿单元，以抑制同一列所述像素补偿单元共用的 一条数据线施加给不同所述像素补偿单元的数据信号的畸变效应，藉此减小同一列所述像 素补偿单元中各所述像素补偿单元的所述存储电容在充电过程中达到的电压值的差异。7. 根据权利要求6所述的像素电路，其特征在于，在同一列所述像素补偿单元中，接收 的所述数据信号发生重度畸变的一部分所述像素补偿单元中的所述存储电容值比接收的 所述数据信号发生轻微畸变或未发生畸变的另一部分所述像素补偿单元中的所述存储电 容值大。
【专利摘要】本发明主要是关于显示器领域，更确切地说，是关于AMOLED像素电路区域的设计。像素补偿阵列包含多个像素补偿单元，在任意一列像素补偿单元中，皆包括存储电容值相异的第一部分像素补偿单元和第二部分像素补偿单元，以降低同一列像素补偿单元中各像素补偿单元的存储电容在充电过程中达到的电压值的差异，改善不同区域的亮度差异。
【IPC分类】G09G3/32, H01L27/32
【公开号】CN105185307
【申请号】CN201510612998
【发明人】周兴雨
【申请人】上海和辉光电有限公司
【公开日】2015年12月23日
【申请日】2015年9月23日