环，在实际处理过程中，可进行更多次的复位循环，直至校验到三次数据一致，在一致时，将芯片内部的0UT_EN设置为高，0UTl~0UTn正常输出，可保证图像的正常显示，如果检验的数据不一致，则0UT_ΕΝ设置为低，0UTl~0UTn无法输出数据，无图像显示，此时可第一时间检测出故障的发生，并不仅限于图中所示的方案。
[0056]在系统断电过程中，当DVDD低于UVL0，且芯片P-Gamma的使能端(即时序WR)被置为低电平时，禁止对IIC串行总线进行操作，防止外部干扰对寄存器中数据的影响，进一步保证下次上电时寄存器中数据的准确性。
[0057]上述改进的P-Gamma芯片可应用于任何类型的显示装置，例如液晶电视、电脑显示屏，采用上述P-Gamma芯片的显示装置由于在系统上电的过程中或系统断电的过程中避免的外部信号的干扰，因此可输出准确的基准电压，由于通过基准电压来控制显示面板的多个灰阶显示，因此可保证输出正常的显示画面，获得更高质量的画面显示，进一步保证系统的稳定性。
[0058]以上结合附图详细说明了本发明的技术方案，考虑到在使用P-Gamma芯片产生基准电压时，易受到系统内其它总线或者电源的干扰，导致系统异常。因此本发明提出了一种用于伽玛校正缓冲电路的防干扰方案，在系统上电过程中，检测芯片的数字工作电压是否增加到阈值电压，在未增加到阈值电压时，控制芯片的IIC串行总线禁止被操作，这样，在上电过程中就可以避免外界信号通过IIC串行总线对芯片内部的数据进行改写，从而保证了芯片内部数据的准确性，即避免了外部干扰对伽玛校正缓冲电路寄存器中数据的影响，确保伽玛校正缓冲电路输出稳定的基准电压，从而实现了显示装置画面的正常显示。在系统断电过程中，同样可检测数字工作电压是否减小到阈值电压，在小于阈值电压时，就可以禁止IIC串行总线被操作，这样，在断电过程中就可以避免外接信号通过IIC串行总线对芯片内部的数据进行改写，从而保证下次系统上电后数据的准确性，仍可输出准确的基准电压，实现了画面的正常显示，增强了系统的抗干扰能力，提升了系统的稳定性。
[0059]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种伽玛校正缓冲电路，其特征在于，包括: 判断单元，所述判断单元用于在所述伽玛校正缓冲电路所在的电路系统断电时，判断所述数字工作电压是否小于等于所述阈值电压； 控制单元，所述控制单元用于在判断所述数字工作电压小于等于所述阈值电压时，控制所述IIC串行总线被禁止操作。2.根据权利要求1所述的伽玛校正缓冲电路， 所述控制单元，还用于当所述伽玛校正缓冲电路所在的电路系统上电且所述数字工作电压小于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据，以及当所述数字工作电压大于等于所述阈值电压时，控制所述IIC串行总线被允许操作，可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据。3.根据权利要求2所述的伽玛校正缓冲电路，其特征在于，所述控制单元包括: 读写单元，在所述IIC串行总线被允许操作后，将所述存储单元中的数据重复η次传输到所述伽玛校正缓冲电路的寄存器中，η大于等于2 ; 数据确定单元，判断重复η次传输到所述寄存器中的数据是否都相同，若都相同，则控制所述伽玛校正缓冲电路输出基准电压。4.根据权利要求3所述的伽玛校正缓冲电路，其特征在于，若所述数据确定单元判断至少一次传输到所述寄存器中的数据不相同，则禁止所述伽玛校正缓冲电路输出所述基准电压。5.根据权利要求4所述的伽玛校正缓冲电路，其特征在于，所述控制单元还包括: 复位单元，在所述数据确定单元判断至少一次传输到所述寄存器中的数据不相同时，对所述伽玛校正缓冲电路进行复位处理； 所述读写单元继续将所述存储单元中的数据重复η次传输到所述寄存器中，所述数据确定单元判断每次被传输的数据是否相同，并根据判断结果确定是否控制所述伽玛校正缓冲电路输出所述基准电压。6.根据权利要求5所述的伽玛校正缓冲电路，其特征在于，所述读写单元在等待预设时间段后，继续将所述存储单元中的数据重复η次传输到所述寄存器中，其中，所述预设时间段大于等于复位时间。7.一种用于伽玛校正缓冲电路的防干扰方法，其特征在于，包括: 在所述伽玛校正缓冲电路的所在的电路系统断电时，判断所述数字工作电压是否小于等于所述阈值电压； 当所述数字工作电压小于等于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作。8.根据权利要求7所述的用于伽玛校正缓冲电路的防干扰方法，其特征在于，还包括: 在所述伽玛校正缓冲电路所在的电路系统上电时，判断所述伽玛校正缓冲电路的数字工作电压是否大于等于所述伽玛校正缓冲电路的阈值电压； 当所述数字工作电压小于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据；当所述数字工作电压大于等于所述阈值电压时，控制所述伽玛校正缓冲电路的IIC串行总线被允许操作，可通过所述IIC串行总线向所述伽玛校正缓冲电路的存储单元写入数据。9.根据权利要求8所述的用于伽玛校正缓冲电路的防干扰方法，其特征在于，还包括:在所述伽玛校正缓冲电路的IIC串行总线被允许操作后，将所述存储单元中的数据重复η次传输到所述伽玛校正缓冲电路的寄存器中，η大于等于2 ; 判断重复η次传输到所述寄存器中的数据是否都相同，若都相同，则控制所述伽玛校正缓冲电路输出基准电压。10.一种显示装置，其特征在于，包括如权利要求1至6中任一项所述的伽玛校正缓冲电路。
【专利摘要】本发明提供了一种伽玛校正缓冲电路，包括：判断单元，当伽玛校正缓冲电路所在的电路系统上电时，判断伽玛校正缓冲电路的数字工作电压是否大于等于伽玛校正缓冲电路的阈值电压；控制单元，当确定数字工作电压小于阈值电压时，控制伽玛校正缓冲电路的IIC串行总线被禁止操作，不可通过IIC串行总线向伽玛校正缓冲电路的存储单元写入数据，当数字工作电压大于等于阈值电压时，控制IIC串行总线被允许操作，可通过IIC串行总线向伽玛校正缓冲电路的存储单元写入数据。本发明还提出了一种用于伽玛校正缓冲电路的防干扰方法。通过本发明的技术方案，可以避免外部干扰对伽玛校正缓冲电路的寄存器中数据的影响，增强了系统的抗干扰能力，提升了系统的稳定性。
【IPC分类】G09G3/36
【公开号】CN105280151
【申请号】CN201510789448
【发明人】房好强, 黄顺明
【申请人】青岛海信电器股份有限公司
【公开日】2016年1月27日
【申请日】2013年6月14日
【公告号】CN103345896A, CN103345896B