一种arm和fpga控制的led脱机屏系统的制作方法
【技术领域】
[0001 ] 本发明涉及LED显示技术领域，尤其涉及一种ARM和FPGA控制的LED脱机屏系统。
【背景技术】
[0002]随着信息化社会的到来和信息技术的进步，显示技术也得到了迅速发展。由于半导体的制作和加工工艺逐步成熟和完善，LED显示己日趋在固体显示器中占据主导地位。LED脱机屏是指LED显示屏控制系统信息显示时，不经过计算机进行数据的整合和格式的转换，显示部分直接从显示缓冲区中读取己存放好的信息，当需要更新时，数据采集部分再向显示部分发送新数据。LED脱机屏一般应用于对实时性没有要求的场合，如广告、交通等。
【发明内容】
[0003]本发明提供一种ARM和FPGA控制的LED脱机屏系统，该系统灵活性高，应用性强，并且具有较强稳定性和通用性。
[0004]为了实现上述目的，本发明采用如下技术方案:一种ARM和FPGA控制的LED脱机屏系统，包括上位机、控制模块、显示控制模块和LED显示屏，所述上位机与控制模块相连，控制模块和显示控制模块相连，显示控制模块和LED显示屏相连。
[0005]进一步地，所述控制模块包括ARM芯片、网络接口、NORFLASH、NANDFLASH和两片SDRAM，所述NORFLASH、NANDFLASH和两片SDRAM分别与ARM芯片相连，所述ARM芯片通过网络接口与上位机相连。
[0006]优选地，所述ARM芯片的型号为S3C2410。
[0007]进一步地，所述显示控制模块包括FPGA芯片、插件、FPGA配置电路、驱动电路和两片RAM，所述插件、FPGA配置电路、驱动电路和两片RAM分别与FPGA芯片相连，所述FPGA芯片通过驱动电路与LED显示屏相连。
[0008]优选地，所述FPGA芯片的型号为EP1C6240C8。
[0009]本发明采用ARM+FPGA结合的硬件架构设计了 LED脱机显示系统，利用C语言和汇编语言共同完成ARM控制模块的初始化图片的下载、存储和发送，并实现与上位机的通信。ARM主频达到200MHZ，通过对IXD控制器并行接口的灵活利用，实现了 ARM与FPGA之间数据的并行传输，提高了系统的传输速率，增大了系统可控的图片大小。FPGA控制模块利用Verilog HDL语言实现了数据的接受、缓存以及扫描显小，并对图片进行分割显示，能够适应不同的场合。两个模块的相互结合最终实现了 256x256大小图适当修改ARM相关参数，不需要重新编写程序，较为灵活。整个系统不同于其他脱机系统，降低了开发成本和难度，缩短了开发周期，既可用于小型脱机系统的显示，亦可作为LED大屏的演示系统，应用较广。
【附图说明】
[0010]图1为本发明的模块示意图；
[0011]图2为IXD控制器的原理图；
[0012]图3为TFT型IXD控制器的时序图；
[0013]图4为图片格式变换示意图；
[0014]图5为图像接收示意图；
[0015]图6为软件设计流程图。
【具体实施方式】
[0016]下面结合【具体实施方式】对本发明进行详细的描述。
[0017]一种ARM和FPGA控制的LED脱机屏系统，包括上位机、控制模块、显示控制模块和LED显示屏，所述上位机与控制模块相连，控制模块和显示控制模块相连，显示控制模块和LED显示屏相连。
[0018]所述控制模块包括ARM芯片、网络接口、NORFLASH、NANDFLASH和两片SDRAM，所述NORFLASH、NANDFLASH和两片SDRAM分别与ARM芯片相连，所述ARM芯片通过网络接口与上位机相连。
[0019]所述ARM芯片的型号为S3C2410。
[0020]所述显示控制模块包括FPGA芯片、插件、FPGA配置电路、驱动电路和两片RAM，所述插件、FPGA配置电路、驱动电路和两片RAM分别与FPGA芯片相连，所述FPGA芯片通过驱动电路与LED显示屏相连。
[0021]所述FPGA芯片的型号为EP1C6240C8。
[0022]本着降低成本和开发容易的原则，本发明设计了以ARM芯片(S3C2410)和FPGA芯片为控制中心的脱机显示系统。整个硬件系统围绕ARM9S3C2410的核心板和Altera公司的FPGA芯片(EP1C6240C8)为主控制中心，目标底板静态采用内存(CY7C1021)为存储工具，利用以太网传输图片数据到ARM核心板。
[0023]在大多数的脱机屏设计过程中，ARM芯片与FPGA芯片之间的数据通信采用SPI模式，由于采用的是串行传输，导致传输图片的速率和大小受限，不利于系统的升级。本发明使用ARM芯片内嵌的IXD控制器，它是ARM芯片外接IXD屏时用到的一个控制器。本系统灵活利用控制器的并行接口，把图片数据并行传输至FPGA芯片，提高了数据传输的速率，增大了系统可控的图片大小。系统可以存储256x256大小的BM P图片，最终实现128x64大小的图片和动画显示，帧频控制在50Hz.
[0024]所设计的LED脱机屏显示系统主要由3大模块构成:控制模块、显示控制模块和LED显示屏。控制中心采用的是ARM+FPGA的硬件架构，利用ARM芯片实现图片数据的下载、存储以及系统的运行控制，作为系统CPU ;FPGA芯片用来实现数据的相应转换和显示的扫描控制。图1展示了整个脱机屏系统的硬件设计方案。
[0025]S3C2410中的IXD控制器由传送逻辑构成，这种逻辑是把位于系统内存显示缓冲区中IXD视频数据传到外部的IXD驱动器。IXD控制器支持单色，使用基于时间的抖动算法和帧频控制的方法，可以支持2位/像素或4位/像素的单色LCD显示屏，也支持彩色LCD接口，可以是8位/像素和12位/像素的STN LCD ο支持1位/像素、2位/像素、4位/像素和8位/像素带有调色板的TFT彩色IXD和16位/像素与24位/像素的无调色板真彩色显示。根据屏幕的水平与垂直像素数、数据界而的数据宽度、界而时间和自刷新速率，LCD控制器可以编程以支持各种不同要求的显示屏。LCD控制器的原理图如图2所示。
[0026]VFRAME/VSYNC/STV:帧同步信号(STN) / 垂直同步信号(TFT)/SEC TFT 信号；
[0027]VLINE/HSYNC/CPV:行同步脉冲信号(STN) /水平同步信号(TFT)/SEC TFT信号；
[0028]VCLK/LCD_HCLK:像素时钟信号(STN/TFT)/SEC TFT 信号；
[0029]VD[23:0]:LCD 像素数据输出端口(STN/TFT/SEC TFT)；
[0030]VM/VDEN/TP:LCD驱动器交流信号(STN) /数据使能信号(TFT) /SEC TFT信号；
[0031]LEND/STH:行结束信号(TFT)/SEC TFT 信号。
[0032]S3C2410的中IXD控制器能够传送图像数据和产生需要的控制信号。IXD控制器由 REGBANK、LCDCDMA、VIDPRCS，TIMEGEN 以及 LPC3600 (如图 1 所示)组成。REGBANK 有 17个可编程寄存器组和用来配置IXD控制器的256x16的调色板存储器；IXDCDMA是一个专用DMA,自动传送数据到LCD驱动器，利用这个专用的DMA，视频数据可以在没有CPU的参与下自动显示；VIDPRCS从IXDCDMA接收视频数据，然后将其转换成适合的数据格式通过数据端口 VD[23:0]发送到LCD驱动器上。
[0033]TFT型IXD控制器操作:IXD控制器可控制STN和T FT型的IXD显示屏，钊一对所设计的系统，本发明选择使用24位/像素的无调色板真彩色TFT型显示。TFT型IXD控制器相关介绍如下:
[0034]帧同步(VSYNC)和行同步(HSYNC)脉冲的产生取决于寄存IXDC0N2/3中HOZVA L与LINEVAL的配置值。H0ZVAL与LINEVAL的值与实际IXD屏和尺寸有关，公式如下:
[0035]HOZV AL =(水平显示尺寸)-1(1)
[0036]LINEV AL =(垂直显示尺寸)_1(2)
[0037]VCLK(像素时钟)的速率取决于寄存器LCDC0NI中CLKVAL的值。CLKVAL的最小值为0。HCLK可以设置为FCLK (200MHz)或FCLK/2，即通过设置相应寄存器CLKDIVN中的对应位H DIV N即可，其中HDIVN为0时对应FOLK，为1时对应F0LK/2。
[0038]VCLK(Hz) = HCLK/[ (CLKVAL+1) x2](3)
[0039]帧频即为VSYNC信号的频率。帧频与控制寄存器IXDC0NI及IXDC0N2/3/4中的VSYNC、VBPD、VFPD、LINEVAL、HSYNC、HBPD、HFPD、HOZVAL 和 CLKVAL 有关联。大多数 LCD 驱动器有它们适合的帧频。帧频可由公式(4)得出:
[0040]Frame Rate = 1/{[(VSPff+1)+(VBPD+1)+(LIINEVAL+1)+(VFPD+1]x[0041 ] [(HSPff+1) + (HBPD+1) + (HFPD+1) + (H0ZVAL+1)]x
[0042]2x (CLKVAL+1) / (HCLK) ]}(4)
[0043]图3是TFT型IXD控制器的时序图，图中很清晰地指出了各参数的实际意义以及对输出的控制信号的具体影响，可根据需要按照此图设置上述参数，达到预期的效果。
[0044]本系统采用的是TFT型24位/像素。当BPP24BL = 0时，VD[31:24] = RED [7:0]，VD[23:16] = GREEN[7:0]，VD[15:8] = BLUE[7:0]，VD[7:0] = 0 ;若 BPP24BL = 1，VD[31:24] = 0，VD[23:16] = RED[7:0]，VD[15:8] = GREEN[7:0]，VD[7:0] = BLUE[7:0]。BPP24BL 的设置在 LCDC0NS[12