]。
[0045]IXD控制器主要寄存器设置:IXD控制器的使用主要依靠其寄存器各个参数的设置，包括同步控制信息、数据信息帧频以及缓存区地址等信息，所以寄存器各比特的意义必须熟知，具体的设置需参看S3C2410的数据手册。IXD控制器的主要寄存器为IXDC0N1?IXDC0N5和地址寄存器IXDSADDR 1?IXDSADDR3，主要设置和相关说明如下:
[0046]#define VBPD_256256(0)//垂直同步信号的前肩
[0047]#define VFPD_256256(8)//垂直同步信号的后肩
[0048]#define VSPff_256256(0)//垂直同步信号的脉宽
[0049]#define HBPD_256256(0)//水平同步信号的前肩
[0050]#define HFPD_256256(7)//水平同步信号的后肩
[0051]#define HSPff_256256(0)//水平同步信号的脉宽
[0052]#define CLKVAL_TFT_256256(13)//与 VCLK 有关的参数
[0053]#define LCDFRAMEBU FFER 0x33B60000//缓存区必须是一段
[0054]N0NCACHE 区域
[0055]rLCDCON 1 = (CLKVAL_TFT_25625?8) | (MVAL_USED?7) | (3?5)I(13?1) 0 ；
[0056]rLCDC0N2 = (VBPD_256256?24) | (LINEVAL_TFT_256256?14) | (VFPD_256256?6)I(VSPff_256256)；
[0057]rLCDC0N3 = (HBPD_256256?19) | (H0ZVAL_TFT_256256?8) | (H FPD_256256)；
[0058]rLCDCOM = (MVAL?8) | (HSPff_256256)；
[0059]rLCDCONS = (0〈〈12) | (1?9) | (1?8) I (0?6) | (1?2) I (0)；
[0060]rLCDSADDRI = (((U 32) frameBuffer24BitTft256256?22) ?21) | M5D ((U 32)frame Buffer24BitTft256256?l)；
[0061]rLCDSADDR2 = M5D (((U 32) fnameBuffer24BitTft256256+ (SCR_XSIZE_TFT_256256*SCR YSIZE_TFT_256256)) ?1)；
[0062]rLCDINT MSK | = (3)//屏蔽掉 LCD 中断
[0063]rLPCSEL& =(?7) ;// 不使用 LPC3600
[0064]rTPA L = 0 ；//不使用临时调色板
[0065]其中CLKVAL 为时钟参数，frames Buffer24BitTft256256 是系统在 SDRAM 为图片数据开辟的一块non-cachahle缓存区。
[0066]从上面的设置可以得出关于系统的一些重要数据。首先，系统主频FCLK =200MHz，HCLK = 1/2FCLK} = 100MHz，则根据公式(3)可得出 VCL1K = 100/[2x (13+1)]=100/28，约为3。57MHz ;根据公式(4)可得出帧频约为50Hz。而且对于IXD控制器来说，如果控制帧频在50Hz左右，则控制器最大可控制1024x1024的图片，且帧频越小，控制图片就越大，但是由于存储空间有限会导致可控图片数量也相应减少。
[0067]图片格式的转换:从以太网下载的BMP图片己经被截取掉54字节的文件头，所以存入FLASH的数据都是图像数据。但以太网发送数据方式是先发送图片的最尾行，导致最终存入FLASH的数据头尾倒置。而且LCD读取和发送数据到接口是以32位(4字节)为1个单位，但是从FLASH读出的数据是以字节为单位逐个排列的，所以需要在每像素之后插入1个空字节，也就是每3字节之后插入1个空字节。具体的操作和显示如图4所示。
[0068]从图4中可以看出，转换步骤共分两步:第一步先是以1个字节为单位从存储区域找到最后1个字节开始转换，把它放置SDRAM存储区的第一位，并同时每隔3字节插入1个空字节，以此循环就成了第二个图形的格式，此时每一行的左边和右边被调换；第二步需要把图片的左右部分调换回来，此时以一个双字((4字节)为单位，并按照图片的行列地址找到每一行的末尾双字，与每一行的首部调换。通过这两步转换，从缓存区读出数据才是正确的，至于数据格式RGB变成了 BGR，可以通过LCD控制器的寄存器设置改变输出高低位或者通过FPGA接受部分进行相应转换。
[0069]FPGA芯片接收数据模块:ARM芯片通过IXD并行接口按照24位传输给FPGA芯片，此时需要对数据以及各个控制信号进行接收，并进行相应的转换。由于FPGA芯片部分的硬件受限(主要来源于静态内存SRAM的主时钟和存储空间)，最大可显示256x64的LED屏幕，为了更加切合大众需要，系统选用128x64大小的LED大屏进行显示。
[0070]根据IXD控制器的原理可以看出，从ARM芯片传过来的信号在行同步和帧同步使能信号发出之后会有相应的时钟间隔才能出现有用的图像数据，由于我们是通过这两个同步信号来判定一帧或者一行是否开始，因此需根据在ARM芯片模块定义的参数来判断数据在哪里开始，以免存入空数据到SRAM。在程序中，通过接收到帧同步信号之后空出VBH)个行同步信号确定出开始行，接着从开始行处空出ΗΒΗ)个像素时钟信号(VCLK)，之后得到的数据才是真正的图片数据。
[0071 ]256x256像素大小的图片在FPGA芯片部分被程序等量分割，变成128x64大小的图片，并靠目标板上的插针进行控制，并使用变量S[2:0]来量化插针的数据，分割示意图如图5所示，且也是通过相应的时钟和行同步信号空位来控制选择哪一部分的数据，除了中间的256x256像素的图片数据，周围的数据都为全0。
[0072]数据正确接收之后便被存入到SRAM中进行帧缓存。系统中2片SRAM组成一组，
组成对称的两个部分。这两部分按“乒乓原理”工作，当FPGA芯片读取X体RAM中的数据时，同时向Y体RAM中写入数据，反过来FPGA芯片写X体RAM时进行Y体RAM的读操作，这样便提高了 FPGA芯片处理数据的速度。FPGA芯片实现数据的接收、对双体RAM的控制以及将数据转换成适合LED屏幕驱动电路格式的数据。
[〇〇73]脱机屏系统流程:
[0074]该脱机屏控制系统主要用来脱机显小图片和动画，如果需要更新图片、动画等数据，则可以通过以太网下载更新数据。数据更新时需要将该系统通过串曰和网曰连接到主机。系统上电、初始化后，会在主机超级终端(DNW软件)上提示2s内输入一个字符。如果2s内有字符输入，系统则会进入图片烧写程序，烧写完图片后系统便进入脱机显示过程；如果2s内没有字符输入，系统便会直接进入脱机显示过程系统的启动流程，软件架构如图6〇
[0075]经验证，该设计方案显示效果良好，达到了各项设计指标的要求。
[0076]采用ARM+FPGA结合的硬件架构设计了 LED脱机显示系统，利用C语言和汇编语言共同完成ARM芯片控制模块的初始化图片的下载、存储和发送，并实现与上位机的通信。ARM芯片主频达到200MHZ，通过对IXD控制器并行接口的灵活利用，实现了 ARM芯片与FPGA芯片之间数据的并行传输，提高了系统的传输速率，增大了系统可控的图片大小。FPGA芯片控制模块利用Verilog HDL语言实现了数据的接受、缓存以及扫描显小，并对图片进行分割显示，能够适应不同的场合。两个模块的相互结合最终实现了 256x256大小图适当修改ARM芯片相关参数，不需要重新编写程序，较为灵活。整个系统不同于其他脱机系统，降低了开发成本和难度，缩短了开发周期，既可用于小型脱机系统的显示，亦可作为LED大屏的演示系统，应用较广。
【主权项】
1.一种ARM和FPGA控制的LED脱机屏系统，其特征在于:包括上位机、控制模块、显示控制模块和LED显示屏，所述上位机与控制模块相连，控制模块和显示控制模块相连，显示控制模块和LED显示屏相连。2.根据权利要求1所述的ARM和FPGA控制的LED脱机屏系统，其特征在于:所述控制模块包括ARM芯片、网络接口、NORFLASH、NANDFLASH和两片SDRAM，所述NORFLASH、NANDFLASH和两片SDRAM分别与ARM芯片相连，所述ARM芯片通过网络接口与上位机相连。3.根据权利要求2所述的ARM和FPGA控制的LED脱机屏系统，其特征在于:所述ARM芯片的型号为S3C2410。4.根据权利要求1所述的ARM和FPGA控制的LED脱机屏系统，其特征在于:所述显示控制模块包括FPGA芯片、插件、FPGA配置电路、驱动电路和两片RAM，所述插件、FPGA配置电路、驱动电路和两片RAM分别与FPGA芯片相连，所述FPGA芯片通过驱动电路与LED显示屏相连。5.根据权利要求4所述的ARM和FPGA控制的LED脱机屏系统，其特征在于:所述FPGA芯片的型号为EP1C6240C8。
【专利摘要】本发明涉及LED显示技术领域，尤其涉及一种ARM和FPGA控制的LED脱机屏系统，包括上位机、控制模块、显示控制模块和LED显示屏，所述上位机与控制模块相连，控制模块和显示控制模块相连，显示控制模块和LED显示屏相连。整个系统不同于其他脱机系统，降低了开发成本和难度，缩短了开发周期，既可用于小型脱机系统的显示，亦可作为LED大屏的演示系统，应用较广。
【IPC分类】G09G3/32
【公开号】CN105304019
【申请号】CN201510814572
【发明人】蔡旭东, 姜惠启, 孙淼
【申请人】青岛中科软件股份有限公司
【公开日】2016年2月3日
【申请日】2015年11月20日