电光装置和电子设备的制造方法

电光装置和电子设备的制造方法
【专利摘要】电光装置能够高质量图像。电光装置(200)包括：第一电容元件(491)、第二电容元件(492)和第三电容元件(493)。第一电容元件(491)包括第一导电膜(408)、第二导电膜(411)的第一部分和第一介电膜(410)。第二电容元件(492)包括第三导电膜(416)、第四导电膜(418)的第二部分和第二介电膜(417)。第三电容元件(493)包括第三导电膜(416)、第四导电膜(418)的第三部分和第二介电膜(417)。因为在窄区域中形成包括大电容值的电容元件，即使随着精细化提高而像素变小，可以实现显示不良被抑制的优良的电光装置。
【专利说明】
电光装置和电子设备
技术领域
[0001]本发明涉及电光装置和电子设备。
【背景技术】
[0002]—般地，在具有显示功能的电子设备中使用透射型电光装置或反射型电光装置。使光照射到这些电光装置，并且通过电光装置调制的透射光或反射光变成显示图像;或通过被投射到屏幕上而成为投射图像。作为在这种电子设备中使用的电光装置已知有液晶装置，并且其是通过使用液晶的介电各向异性以及在液晶层中的光的旋光性而形成图像的装置。在液晶装置中，在图像显示区域布置扫描线和信号线，在其交点以矩阵形式布置像素。在像素中设置像素晶体管和像素电容，经由像素晶体管对每个像素供应图像信号，并且图像信号由像素电容来保持，借此形成图像。
[0003]同时，在电光装置中，为了提尚显不质量，不断推进像素的精细化的提尚。伴随精细化的提高，像素电容的电容值减小，并且已经存在难以稳定地保持图像信号的情况。在液晶装置中，若难以保持图像信号，则会产生显示不良。在PTl I中描述了用于解决该问题的方法。在PTl I中，并联连接两个电容元件，并且将这两个电容元件层叠。
[0004]引文列表
[0005]专利文献
[0006]PTl IJP-A-2011-237776

【发明内容】

[0007]技术问题
[0008]然而，在PTlI中公开的电光装置中，随着精细化的进一步提高，电容值降低，并且可能出现产生不良的情况。换言之，在相关技术的电光装置中，存在难以以高的显示质量显示高精细化图像的问题。在需要具有较大电容值的电容元件的驱动电路中，存在难以进一步提尚精细化的冋题。
[0009]解决问题的技术手段
[0010]本发明是为了解决上述问题的至少一部分而作出，并且可以以下面的形式或应用例来实现。
[0011](应用例I)
[0012]根据本发明的该应用例，提供一种电光装置，包括:第一电容元件；以及第二电容元件，其中所述第一电容元件包括第一导电膜、第二导电膜的第一部分和布置在所述第一导电膜与所述第二介电膜之间的第一介电膜，所述第二电容元件包括所述第一导电膜、所述第二导电膜的第二部分和所述第一介电膜，所述第一导电膜包括第一表面和与所述第一面交叉的第二表面，所述第一部分被布置以便面对所述第一表面，以及所述第二部分被布置以便面对所述第二表面。
[0013]在该情形中，因为使用第一导电膜的第一表面和第二导电膜的第一部分形成第一电容元件，并且使用第一导电膜的第二表面和第二导电膜的第二部分形成第二电容元件，所以可增加每单位面积的电容值。可在窄区域中形成具有大电容值的电容元件。因此，当第一电容元件和第二电容元件应用到像素时，即使像素随着精细化的提高而变小，可实现抑制显示不良的优良的电光装置。例如，因为当第一电容元件和第二电容元件被应用到使用电容分割型的数字模拟转换电路(Digital to Analogue converter，DAC)的信号线驱动电路等时可缩小电路面积，所以可实现更高的精细化以及使用数字驱动的灰阶表现。
[0014](应用例2)
[0015]根据应用例I所述的电光装置优选地进一步包括第三电容元件，并且优选的是，所述第三电容元件包括第三导电膜、第四导电膜的第三部分和布置在所述第三导电膜与所述第四导电膜之间的第二介电膜，所述第三导电膜包括第三表面;并且所述第三部分被布置以便面对所述第三表面。
[0016]在该情形中，通过使用第三导电膜的第三表面和第四导电膜的第三部分形成第三电容元件，并且将第三电容元件层叠在第一电容元件上，可增加每单位面积的电容值。可在窄的区域中形成具有大电容值的电容元件。因此，当第一电容元件、第二电容元件和第三电容元件被应用于像素时，即使像素随着精细化提高而变小，还可实现抑制显示不良的优良的电光装置。例如，因为当第一电容元件、第二电容元件和第三电容元件被应用到使用电容分割型DAC的信号线驱动电路等时可缩小电路面积，所以可实现更高的精细化以及使用数字驱动的灰阶表现。
[0017](应用例3)
[0018]在根据应用例2所述的电光装置中，优选的是，所述第一电容元件与所述第三电容元件并联电连接。
[0019]在该情形中，因为第一电容元件、第二电容元件和第三电容元件并联连接，所以可在窄的区域中形成具有大电容值的电容元件。因此，当第一电容元件、第二电容元件和第三电容元件被应用于像素时，即使像素随着精细化提高而变小，还可实现抑制显示不良的优良的电光装置。例如，因为当第一电容元件、第二电容元件和第三电容元件被应用到使用电容分割型DAC的信号线驱动电路等时可缩小电路面积，所以可实现更高的精细化以及使用数字驱动的灰阶表现。
[0020](应用例4)
[0021]根据应用例2或3所述的电光装置，优选地，进一步包括第四电容元件，并且优选的是，所述第四电容元件包括所述第三导电膜、所述第四导电膜的第四部分和所述第二介电膜，所述第三导电膜包括与所述第三表面交叉的第四表面，并且所述第四部分被布置以便面对所述第四表面。
[0022]在该情形中，使用第三导电膜的第三表面和第四导电膜的第三部分形成第三电容元件，并且使用第三导电膜的第四表面和第四导电膜的第四部分形成第四电容元件，可增加每单位面积的电容值。可在窄的区域中形成具有大电容值的电容元件。因此，当第一电容元件、第二电容元件、第三电容元件和第四电容元件被应用于像素时，即使像素随着精细化提高而变小，还可实现抑制显示不良的优良的电光装置。例如，因为当第一电容元件、第二电容元件、第三电容元件和第四电容元件被应用到使用电容分割型DAC的信号线驱动电路等时可缩小电路面积，所以可实现更高的精细化以及使用数字驱动的灰阶表现。
[0023](应用例5)
[0024]根据应用例4所述的电光装置优选地进一步包括第五电容元件，并且优选的是，所述第五电容元件包括所述第三导电膜、所述第四导电膜的第五部分和所述第二介电膜，所述第三导电膜包括与所述第三导电膜的第三表面交叉且与所述第四表面不同的第五表面，并且所述第五部分被布置以便面对所述第五表面。
[0025]在该情形中，因为使用第三导电膜的第三表面和第四导电膜的第三部分形成第三电容元件，使用第三导电膜的第四表面和第四导电膜的第四部分形成第四电容元件，并且使用第三导电膜的第五表面和第四导电膜的第五部分形成第五电容元件，可增加每单位面积的电容值。可在窄的区域中形成具有大电容值的电容元件。因此，当第一电容元件、第二电容元件、第三电容元件、第四电容元件和第五电容元件被应用于像素时，即使像素随着精细化提高而变小，还可实现抑制显示不良的优良的电光装置。例如，因为当第一电容元件、第二电容元件、第三电容元件、第四电容元件和第五电容元件被应用到使用电容分割型DAC的信号线驱动电路等时可缩小电路面积，所以可实现更高的精细化以及使用数字驱动的灰阶表现。
[0026](应用例6)
[0027]在根据应用例2至5中任一项所述的电光装置中，优选的是，所述第一导电膜与所述第三导电膜的厚度是600纳米或以下。
[0028]在该情形中，因为第一导电膜和第三导电膜薄至600纳米或以下，由第一导电膜和第三导电膜引起的应力较弱，并且可以抑制裂痕的产生。因此，可提高电光装置的可靠性。
[0029](应用例7)
[0030]根据应用例I至6中任一项所述的电光装置优选地进一步包括扫描线；信号线；以及像素晶体管，并且优选的是，所述像素晶体管的栅极电连接到所述扫描线，所述像素晶体管的源极和漏极中的一个电连接到所述信号线;并且所述像素晶体管的所述源极和漏极中的另一个电连接到所述第二导电膜。
[0031]在该情形中，可在窄的区域中形成具有大电容值的电容元件。因此，即使像素随着精细化提高而变小，还可实现抑制显示不良的优良的电光装置。
[0032](应用例8)
[0033]根据本发明的该应用例，提供一种电光装置，其包括晶体管;第一电容元件;第二电容元件；以及第三电容元件，其中所述第一电容元件包括第一导电膜、第二导电膜的第一部分和布置在所述第一导电膜与所述第二导电膜之间的第一介电膜，所述第一导电膜包括第一表面，所述第一部分被布置以便面对所述第一表面，所述第二电容元件包括第三导电膜、第四导电膜的第二部分和布置在所述第三导电膜与所述第四导电膜之间的第二介电膜，所述第三导电膜包括第二表面，所述第二部分被布置以便面对所述第二表面，所述第三电容元件包括所述第三导电膜、所述第四导电膜的第三部分和所述第二介电膜，所述第三导电膜包括第三表面，所述第三部分被布置以便面对所述第三表面，绝缘膜覆盖所述晶体管的半导体膜，所述第三表面的至少一部分开设在所述绝缘膜中，并且形成在接触孔的内部以用于将所述晶体管的源极和漏极中的一个或另一个与所述第二导电膜电连接，并且所述晶体管的所述源极和漏极中的一个或另一个与所述第二导电膜通过第五导电膜电连接。
[0034]在该情形中，使用第一导电膜的第一表面和第二导电膜的第一部分形成第一电容元件，使用第三导电膜的第二表面和第四导电膜的第二部分形成第二电容元件，并且使用第三导电膜的第三表面和第四导电膜的第三部分形成第三电容元件。因为第二导电膜经由第五导电膜而与晶体管的源极和漏极中的一个或另一个连接，可使用晶体管来控制向第一电容元件的信息写入和保持。因为第三电容元件形成在接触孔的内部，故而可增加每单位面积的电容值。也就是，可在较窄的区域形成具有较大的电容值的电容元件，并且该电容元件可由晶体管控制。因此，当配置被应用于像素时，即使像素随着精细化提高继续而变小，还可实现抑制显示不良的优良的电光装置。例如，因为当配置被应用到使用电容分割型数字模拟转换电路(数字模拟转换器，DAC)的信号线驱动电路等时可缩小电路面积，所以可实现更高的精细化以及使用数字驱动的灰阶表现。
[0035](应用例9)
[0036]根据本发明的该应用例，提供一种电光装置，包括晶体管;第一电容元件;第二电容元件；以及第三电容元件，其中所述第一电容元件包括第一导电膜、第二导电膜的第一部分和布置在所述第一导电膜与所述第二导电膜之间的第一介电膜，所述第一导电膜包括第一表面，所述第一部分被布置以便面对所述第一表面，所述第二电容元件包括第三导电膜、第四导电膜的第二部分和布置在所述第三导电膜与所述第四导电膜之间的第二介电膜，所述第三导电膜包括第二表面，所述第二部分被布置以便面对所述第二表面，所述第三电容元件包括所述第三导电膜、所述第四导电膜的第三部分和所述第二介电膜，所述第三导电膜包括第三表面，所述第三部分被布置以便面对所述第三表面，绝缘膜覆盖所述晶体管的半导体膜，在剖面视图中，所述第一导电膜被布置在所述半导体膜与所述第四导电膜之间，所述第二导电膜被布置在所述第一导电膜与所述第四导电膜之间，并且所述第三导电膜被布置在所述第二导电膜与所述第四导电膜之间，并且所述第三表面的至少一部分开设在所述绝缘膜中，并且形成在接触孔的内部以用于将所述晶体管的源极和漏极中的一个或另一个与所述第二导电膜电连接。
[0037]在该情形中，使用第一导电膜的第一表面和第二导电膜的第一部分形成第一电容元件，使用第三导电膜的第二表面和第四导电膜的第二部分形成第二电容元件，并且使用第三导电膜的第三表面和第四导电膜的第三部分形成第三电容元件。因为第一电容元件与第二电容元件层叠，并且第三电容元件形成在接触孔的内部，可增加每单位面积的电容值。也就是，可在窄的区域中形成具有大电容值的电容元件。因此，当配置被应用于像素时，即使像素随着精细化提高继续而变小，还可实现抑制显示不良的优良的电光装置。例如，因为当配置被应用到使用电容分割型数字模拟转换电路(DAC)的信号线驱动电路等时可缩小电路面积，所以可实现更高的精细化以及使用数字驱动的灰阶表现。
[0038](应用例10)
[0039]在根据应用例8或9所述的电光装置中，优选的是，所述第一导电膜的第一表面和所述第二导电膜的第一部分中的至少一个覆盖所述晶体管。
[0040]在该情形中，可将第一电容元件与晶体管层叠。因此，可增加每单位面积的电容值。
[0041](应用例11)
[0042]在根据应用例8至10中任一项所述的电光装置中，优选的是，所述第三导电膜的第二表面和所述第四导电膜的第二部分中的至少一个覆盖所述第一电容元件。
[0043]在该情形中，可将第一电容元件与第二电容元件层叠。因此，可增加每单位面积的电容值。
[0044](应用例12)
[0045]在根据应用例8、10或11中的任一项所述的电光装置中，优选的是，所述第三导电膜与所述第五导电膜电连接。
[0046]在该情形中，因为第一电容元件、第二电容元件和第三电容元件并联连接，所以可在窄的区域中形成具有大电容值的电容元件。
[0047](应用例13)
[0048]在根据应用例9至11中任一项所述的电光装置中，优选的是，第一电容元件与第二电容元件并联电连接。
[0049]在该情形中，因为第一电容元件、第二电容元件和第三电容元件并联连接，所以可在窄的区域中形成具有大电容值的电容元件。
[0050](应用例14)
[0051]根据应用例8至13中任一项所述的电光装置优选地进一步包括第四电容元件，并且优选的是，所述第四电容元件包括所述第一导电膜、所述第二导电膜的第四部分和所述第一介电膜，所述第一导电膜包括第四表面，所述第四部分被布置以便面对所述第四表面，并且所述第一表面与所述第四表面交叉。
[0052]在该情形中，因为使用第一导电膜的第四表面和第二导电膜的第四部分形成第四电容元件，所以可增加每单位面积的电容值。
[0053](应用例15)
[0054]在根据应用例8至14中任一项所述的电光装置中，优选的是，在所述绝缘膜与所述第一导电膜之间布置第一保护膜。
[0055]在该情形中，即使进行从第一导电膜的第一表面或第四表面去除绝缘膜的步骤，也无去除存在于第一导电膜的下部的绝缘膜的关注。当从第一导电膜的第一表面或第四表面去除绝缘膜时，可使用第一导电膜的第一表面或第四表面形成第一电容元件或第四电容元件。因此，可形成第一电容元件和第四电容元件并且提高电光装置的可靠性。
[0056](应用例16)
[0057]根据应用例9至15中任一项所述的电光装置优选地进一步包括将第一导电膜与第四导电膜电连接的接触孔。
[0058]在该情形中，通过层叠在较窄的区域上而设置的第一导电膜与第四导电膜可被给定相同的电位。
[0059](应用例17)
[0060]根据应用例8至16中任一项所述的电光装置优选地进一步包括扫描线；信号线；以及像素开关元件，并且优选的是，所述像素开关元件包括所述晶体管，所述晶体管的栅极电连接到所述扫描线，所述晶体管的源极和漏极中的一个电连接到所述信号线，并且所述晶体管的所述源极和漏极中的另一个电连接到所述第二导电膜。
[0061]在该情形中，可在小像素中形成具有大电容值的电容元件。因此，即使像素随着精细化提高而变小，还可实现抑制因电容不足导致的显示不良和优良的电光装置。
[0062](应用例18)
[0063]根据本发明的该应用例，提供一种电子设备，包括根据应用例I至17中任一项所述的电光装置。
[0064]在该情形中，电子设备可被提供有具有高分辨率的且抑制了显示缺陷的优良的电光装置，或具有高分辨率且可使用数字驱动等的灰阶表现的电光装置。
【附图说明】
[0065]图1是作为电子设备的示例的投射型显示装置的示意图。
[0066]图2是电光装置的电路方框图。
[0067]图3是像素的电路图。
[0068]图4是液晶装置的示意剖视图。
[0069]图5是描述根据实施例1的半导体电路的配置的剖视图。
[0070]图6A是描述根据实施例1的电光装置的制造方法的图。
[0071]图6B是描述根据实施例1的电光装置的制造方法的图。
[0072]图6C是描述根据实施例1的电光装置的制造方法的图。
[0073]图7A是描述根据实施例1的电光装置的制造方法的图。
[0074]图7B是描述根据实施例1的电光装置的制造方法的图。
[0075]图7C是描述根据实施例1的电光装置的制造方法的图。
[0076]图8A是描述根据实施例1的电光装置的制造方法的图。
[0077]图SB是描述根据实施例1的电光装置的制造方法的图。
[0078]图SC是描述根据实施例1的电光装置的制造方法的图。
[0079]图9A是描述根据实施例1的电光装置的制造方法的图。
[0080]图9B是描述根据实施例1的电光装置的制造方法的图。
[0081]图9C是描述根据实施例1的电光装置的制造方法的图。
[0082]图1OA是描述根据实施例1的电光装置的制造方法的图。
[0083]图1OB是描述根据实施例1的电光装置的制造方法的图。
[0084]图1OC是描述根据实施例1的电光装置的制造方法的图。
[0085]图1lA是描述根据实施例1的电光装置的制造方法的图。
[0086]图1lB是描述根据实施例1的电光装置的制造方法的图。
[0087]图1lC是描述根据实施例1的电光装置的制造方法的图。
[0088]图12A是描述根据实施例1的电光装置的制造方法的图。
[0089]图12B是描述根据实施例1的电光装置的制造方法的图。
[0090]图12C是描述根据实施例1的电光装置的制造方法的图。
[0091]图13A是描述根据实施例1的电光装置的制造方法的图。
[0092]图13B是描述根据实施例1的电光装置的制造方法的图。
[0093]图13C是描述根据实施例1的电光装置的制造方法的图。
[0094]图14A是描述根据实施例1的电光装置的制造方法的图。
[0095]图14B是描述根据实施例1的电光装置的制造方法的图。
[0096]图14C是描述根据实施例1的电光装置的制造方法的图。
[0097]图15A是描述根据实施例1的电光装置的制造方法的图。
[0098]图15B是描述根据实施例1的电光装置的制造方法的图。
[0099]图15C是描述根据实施例1的电光装置的制造方法的图。
[0100]图16A是描述根据实施例1的电光装置的制造方法的图。
[0101]图16B是描述根据实施例1的电光装置的制造方法的图。
[0102]图16C是描述根据实施例1的电光装置的制造方法的图。
[0103]图17A是描述根据实施例1的电光装置的制造方法的图。
[0104]图17B是描述根据实施例1的电光装置的制造方法的图。
[0105]图17C是描述根据实施例1的电光装置的制造方法的图。
[0106]图18是描述根据实施例2的半导体电路的配置的剖视图。
[0107]图19A是描述根据实施例2的电光装置的制造方法的图。
[0108]图19B是描述根据实施例2的电光装置的制造方法的图。
[0109]图19C是描述根据实施例2的电光装置的制造方法的图。
[0110]图20A是描述根据实施例2的电光装置的制造方法的图。
[0111]图20B是描述根据实施例2的电光装置的制造方法的图。
[0112]图20C是描述根据实施例2的电光装置的制造方法的图。
[0113]图21A是描述根据实施例2的电光装置的制造方法的图。
[0114]图21B是描述根据实施例2的电光装置的制造方法的图。
[0115]图21C是描述根据实施例2的电光装置的制造方法的图。
[0116]图22A是描述根据实施例2的电光装置的制造方法的图。
[0117]图22B是描述根据实施例2的电光装置的制造方法的图。
[0118]图22C是描述根据实施例2的电光装置的制造方法的图。
[0119]图23A是描述根据实施例2的电光装置的制造方法的图。
[0120]图23B是描述根据实施例2的电光装置的制造方法的图。
[0121]图23C是描述根据实施例2的电光装置的制造方法的图。
[0122]图24A是描述根据实施例2的电光装置的制造方法的图。
[0123]图24B是描述根据实施例2的电光装置的制造方法的图。
[0124]图24C是描述根据实施例2的电光装置的制造方法的图。
[0125]图25A是描述根据实施例2的电光装置的制造方法的图。
[0126]图25B是描述根据实施例2的电光装置的制造方法的图。
[0127]图25C是描述根据实施例2的电光装置的制造方法的图。
[0128]图26A是描述根据实施例2的电光装置的制造方法的图。
[0129]图26B是描述根据实施例2的电光装置的制造方法的图。
[0130]图26C是描述根据实施例2的电光装置的制造方法的图。
[0131]图27A是描述根据实施例2的电光装置的制造方法的图。
[0132]图27B是描述根据实施例2的电光装置的制造方法的图。
[0133]图27C是描述根据实施例2的电光装置的制造方法的图。
[0134]图28A是描述根据实施例2的电光装置的制造方法的图。
[0135]图28B是描述根据实施例2的电光装置的制造方法的图。
[0136]图28C是描述根据实施例2的电光装置的制造方法的图。
[0137]图29A是描述根据实施例2的电光装置的制造方法的图。
[0138]图29B是描述根据实施例2的电光装置的制造方法的图。
[0139]图29C是描述根据实施例2的电光装置的制造方法的图。
[0140]图30A是描述根据实施例2的电光装置的制造方法的图。
[0141]图30B是描述根据实施例2的电光装置的制造方法的图。
[0142]图30C是描述根据实施例2的电光装置的制造方法的图。
[0143]图31是描述根据实施例3的信号线驱动电路的图。
【具体实施方式】
[0144]下面，将参考附图对本发明的实施例进行描述。此外，在下面每个图中，因为层或构件中的每个被制作为视觉上可识别的大小，每个层或构件中的测量在实际中是不同的。
[0145]电子设备
[0146](电子设备的概要)
[0147]图1是作为电子设备的条目的示例的投射型显示装置(3板式投影仪)的示意图。下面，将参考图1描述电子设备的配置。
[0148]电子设备(投射型显示装置100)具有至少3个电光装置200(参照图2，下面称为第一面板201、第二面板202和第三面板203)和向电光装置200供应控制信号的控制装置30。第一面板201、第二面板202和第三面板203是与彼此不同的显示颜色(红色、绿色、和蓝色)相对应的3个电光装置200。下面，如果无需特别在第一面板201、第二面板202和第三面板203之间区分，则简单地将其统一称为电光装置200。
[0149]照明光学系统110将从照明装置(光源)120出射的光中的红色成分r供应到第一面板201，将绿色成分g供应到第二面板202，将蓝色成分b供应到第三面板203。每个电光装置200作为根据显示图像调制从照明光学系统110供应的每个颜色的光的光调制器(光阀)发挥功能。投射光学系统130将从电光装置200出射的光合成并且将光投射到投射表面140。
[0150](电子设备的电路配置)
[0151]图2是电光装置的电路方框图。其次，将参考图2描述电光装置200的电路方框配置。
[0152]如图2所示，电光装置200至少设有显示区域40和驱动部50。电光装置200进一步设有安装区域20(参照图4)。在电光装置200的显示区域40中，形成相互交叉的多条扫描线42和多条信号线43，对应于扫描线42与信号线43的每个交叉而以矩阵形式布置像素41。扫描线42沿行方向延伸，而信号线43沿列方向延伸。在本说明书中，平行于X轴的方向是行方向，而平行于Y轴的方向是列方向。当在扫描线42中指定i行扫描线42时，标记为扫描线Gi，并且当在信号线43中指定j列信号线43时，标记为信号线Sj。在显示区域40中形成M条扫描线42和η条信号线43(m为2或以上的整数，η为2或以上的整数)。在本实施例中，将以m = 2168、n =4112为例描述电光装置200。在该情形中，相对于具有2168行X 4112列的显示区域40，显示具有2160行X 4096行的所谓的4K图像。
[0153]从驱动部50向显示区域40供应各种信号，并且图像在显示区域40中显示。也就是，驱动部50向多条扫描线42和多条信号线43供应驱动信号。驱动部50被配置为包括:驱动每个像素41的驱动电路51，向驱动电路51供应控制信号的显示信号供应电路32，以及暂时储存帧图像的存储器电路33。显示信号供应电路32从存储在存储器电路33的帧图像创建显示信号(图像信号、时钟信号等)，并将该信号供应到驱动电路51。显示信号供应电路32还创建预充电信号，且将该信号供应到驱动电路51。
[0154]驱动电路51被配置为包括扫描线驱动电路52和信号线驱动电路53。扫描线驱动电路52将在行方向上选择或未选择的像素41的扫描信号输出到每个扫描线42，并且扫描线42将这些扫描信号传递到像素41。换言之，扫描信号具有选择状态和非选择状态，并且通过接收来自扫描线驱动电路52的扫描信号，扫描线42是顺序地可选择的。扫描线驱动电路52设有未示出的移位寄存器电路，并且使移位寄存器电路移位的信号对于每个阶段作为移位输出信号而被输出。使用该移位输出信号形成扫描信号。信号线驱动电路53可以通过同步于扫描线42的选择来向η个信号线43中的每个供应预充电信号或图像信号。
[0155]在一个帧周期内形成一幅显示图像。在一个帧周期内，每个扫描线42至少被选择一次。通常，每个扫描线42被逐次选择。因为将选择一条扫描线的周期称为水平扫描周期，所以在一个帧周期中包括至少m个水平扫描周期。通过从第I扫描线Gl按次序到第m扫描线Gm(可替代地，从第m扫描线Gm按次序到第I扫描线Gl)顺序地选择扫描线42，来配置一帧周期，因此帧周期还被称为垂直扫描周期。
[0156]在本实施例中，电光装置200使用元件基板62(参照图4)而形成，并且驱动电路51在元件基板62上使用诸如薄膜晶体管的薄膜元件而形成。显示信号供应电路32和存储器电路33被包括在控制装置30中，并且控制装置30由形成在单晶半导体基板上的半导体电路而形成。在元件基板62上设置安装区域20，并且经由布置在安装区域20的端子和柔性印刷基板(FlexiblePrintedCircuits ;FPC)将显示信号从控制装置30供应到驱动电路51。
[0157](像素的配置)
[0158]图3是像素的电路图。其次，将参考图3描述像素41的配置。
[0159]实施例的电光装置200是液晶装置，并且电光材料是液晶46。如图3所示，每个像素41被配置为包括液晶元件CL、像素开关元件和电容元件。像素开关元件由晶体管来形成，并且在说明书中被称为像素晶体管44。电容元件包括第一电容元件491、第二电容元件492、第三电容元件493、第四电容元件494、第五电容元件495、第六电容元件496和第七电容元件497。第一电容元件491、第二电容元件492、第三电容元件493、第四电容元件494、第五电容元件495、第六电容元件496和第七电容元件497并联电连接，并且在例如像素41的窄区域中实现具有大电容值的电容元件。
[0160]液晶元件CL包括彼此相对的像素电极45和共用电极47，并且在两电极之间布置作为电光材料的液晶46。结果，根据施加在像素电极45与共用电极47之间的电场而使通过液晶46的光的透过率变化。作为电光材料，可使用电泳材料代替液晶46 ο在该情形中，电光装置200是电泳装置，并且被用在电子书等中。可替代地，可使用有机EL材料代替液晶46作为电光材料。在该情形中，电光装置200是有机EL装置，并且被用在智能手机或平板终端等。
[0161]像素晶体管44由其栅极电连接到扫描线42的N沟道型薄膜晶体管形成，并且置于液晶元件CL与信号线43之间，从而控制两者的电连接(导通/非导通)。也就是，像素晶体管44的栅极电连接到扫描线42，像素晶体管44的源极和漏极中的一个电连接到信号线43，并且像素晶体管的源极和漏极中的另一个电连接到电容元件的第二电极92和像素电极45。第一电极91和共用电极47电连接到共用电位线471。向共用电位线471供应共用电位。因此，像素41(液晶元件CL)将当像素晶体管44处于接通状态时向信号线43供应的电位(图像信号)保持在电容元件，并且根据图像信号进行显示。即使随着精细化的提高继续而像素41变小，因为在诸如像素41的较窄区域中形成包括大电容值的电容元件，故实现具有高分辨率且抑制了因在电容元件中的电容值不足导致的显示不良的优良的电光装置。
[0162]在电光装置200具有有机EL装置的情形中，有机EL装置的像素41的电路配置与图3所示的配置略微不同，并且进一步包括未示出的驱动晶体管。在该情形中，像素晶体管44的输出(源极和漏极中的另一个)电连接到电容元件的第二电极92和驱动晶体管的栅极，驱动晶体管的源极和漏极中的一个连接到电源，并且驱动晶体管的源极和漏极中的另一个连接到像素电极45。在有机EL装置的情形中，因为在诸如像素41的窄区域中也形成包括大电容值的电容元件，故实现具有高分辨率且抑制了显示不良的优良的电光装置。
[0163]在本说明书中，所记的端子I与端子2电连接表示端子I与端子2可具有相同的逻辑状态(设计概念上的电位)。具体地，除了端子I与端子2由配线直接连接的情形以外，包括经由电阻元件、开关元件等来连接的情形。也就是，即使在端子I和端子2中的电位略微不同，在在电路上保持相同逻辑的情形中，端子I与端子2也会电连接。因此，例如，如图3所示，SP使在在信号线43与像素电极45之间布置像素晶体管44的情形中，因为在像素晶体管44处于接通状态时，信号线43的图像信号还被供应到像素电极45，所以信号线43与像素电极45电连接。
[0164](液晶装置的结构)
[0165]图4液晶装置的示意剖视图。下面，将参照图4描述液晶装置的剖面结构。此外，在以下形式中，例如，在公开“在部分XX上”的情形中，表示被布置以便接触部分XX的顶部的情形、经由另一个构成部分而布置在部分XX顶部的情形，以及一部分被布置以便接触部分XX的顶部并且一部分经由另一个构成部分而布置的情形。
[0166]在电光装置200(液晶装置)中，配置一对基板的元件基板62与对向基板63由在平面视图中以大致矩形形状布置的密封材料64粘合。液晶装置是液晶46被密封在由密封材料64包围的区域中的配置。使用具有正介电各向异性的液晶材料作为液晶46。在液晶装置中，沿着密封材料64的内周附近在对向基板63上形成由遮光性材料形成的在平面视图中具有矩形框形状的遮光膜48，在遮光膜48的内侧的区域是显示区域40。遮光膜48通过作为遮光性材料的铝(Al)形成，并且被设置以便将在对向基板63侧的显示区域40的外周进行划分。
[0167]如图4所示，在元件基板62的液晶46侧形成多个像素电极45，并且形成第一配向膜65以覆盖像素电极45。像素电极45由诸如铟锡氧化物(ITO)的透明导电膜形成。同时，在对向基板63的液晶46侧形成遮光膜48，并且在其上形成平面固体的共用电极47。在共用电极47上形成第二配向膜66。共用电极47由诸如ITO的透明导电膜来形成。
[0168]液晶装置为透射型，并且通过在元件基板62和对向基板63中的光的入射侧和出射侧分别布置偏光板(未示出)来使用。液晶装置的配置不限于此，并且该配置优选地是反射型或半透射型。
[0169]在包括晶体管和电容元件的相关技术的半导体电路中，伴随着微型化的进展，存在电容元件的电容值显著减少的问题。在被用在电光装置等中的半导体电路中，多数情况下，无法相对于电光材料直接应用定标法则。例如，即使将设计规则设为0.5倍，多数情况下，向电光材料施加的电压无法下降到0.5倍，并且电容元件的介电膜的厚度借此进入不能达到0.5倍的状况。以此方式，在设计规则被设定为0.5倍的情形中，电容元件的电容值会减小为低于0.5倍，并且作为半导体电路的正常操作的范围受到限制。相对于此，在本实施例中示出的半导体电路中，即使推进微型化，还可抑制电容元件的电容值的减少，并且依赖于某些情形，可进一步增加。下面，将描述这些特征。
[0170]实施例1
[0171](电光装置I)
[0172]图5是描述根据实施例1的电光装置200的半导体电路的配置的剖视图。其次，将参照图5描述根据实施例1的电光装置200的半导体电路的配置。
[0173]如图5所示，实施例的半导体电路包括晶体管和电容元件，并且半导体电路是被用在电光装置200的像素41中的像素电路。
[0174]具体地，具有像素电路(半导体电路)的晶体管是像素晶体管44。包括像素电路的电容元件包括第一电容元件491、第二电容元件492、第三电容元件493、第四电容元件494、第五电容元件495、第六电容元件496和第七电容元件497。
[0175]像素晶体管44的源极和漏极中的一个或另一个电连接到电容元件的第一电极91或第二电极92，并且在本实施例中，像素晶体管44的源极和漏极中的另一个电连接到电容元件的第二电极92。
[0176]晶体管(像素晶体管44)包括半导体膜403、栅极绝缘膜和栅极(在本实施例中，第七导电膜405)，并且这些层由第一层间绝缘膜406覆盖。简言之，像素晶体管44的半导体膜403由第一层间绝缘膜406覆盖。在本实施例中，第一保护膜407进一步覆盖第一层间绝缘膜406。在第一保护膜407上形成第一导电膜408，并且第一介电膜410覆盖第一导电膜408。在第一介电膜410上形成第二导电膜411，并且第二导电膜411电连接到第五导电膜413。第五导电膜413还电连接到第三导电膜416。第二介电膜417覆盖第三导电膜416，并且在第二介电膜417上形成第四导电膜418。因此，在剖视图中，在半导体膜403与第四导电膜418之间布置第一导电膜408，在第一导电膜408与第四导电膜418之间布置第二导电膜411，在第二导电膜411与第四导电膜418之间布置第三导电膜416，并且在第二导电膜411与第三导电膜416之间布置第五导电膜413。可替代地，在剖视图中，在半导体膜403与第二导电膜411之间布置第一导电膜408，在第一导电膜408与第三导电膜416之间布置第二导电膜411，并且在第二导电膜411与第四导电膜418之间布置第三导电膜416。
[0177]在第一层间绝缘膜406与第一保护膜407中开设第二接触孔412。这是因为第二接触孔412将晶体管的源极和漏极中的一个或另一个(在本实施例中，像素晶体管44的源极和漏极中的另一个)与第一电极91或第二电极92(在本实施例中，在第二电极92中的第二导电膜411和第三导电膜416)电连接。实际上，第五导电膜413经由第二接触孔412将像素晶体管44的源极和漏极中的另一个与第二导电膜411和第三导电膜416电连接。
[0178]第一电容元件491包括第一导电膜408、第二导电膜411的第一部分(第二导电膜411的一个平面，在本实施例中为底面)和布置在第一导电膜408与第二导电膜411之间的第一介电膜410。第一导电膜408包括第一表面(第一导电膜408的一个平面，本本实施例中为上表面)和与第一表面交叉的第四表面(第一导电膜408的另一面，本本实施例中为侧面)。在本实施例中，因为第一导电膜408的平面形状为多边形(参照图9A)，作为侧面的第四表面包括与多边形的边数相等数量的平坦的剖面(由平面配置的剖面)。然而，如果第一导电膜408的平面形状为以诸如圆或椭圆的曲线所描绘的形状，则第四表面是由一个连续的曲面配置的剖面。在第一电容元件491中，第一部分(在本实施例中，第二导电膜411的底面)被布置，以便面对第一表面(在本实施例中，第一导电膜408的上表面)。以此方式，使用第一导电膜408的第一表面和第二导电膜411的第一部分形成第一电容元件491。
[0179]第四电容元件494包括第一导电膜408、第二导电膜411的第四部分和布置在第一导电膜408与第二导电膜411之间的第一介电膜410。第二导电膜411的第四部分f是在第二导电膜411的一部分中与第一部分交叉的表面，并且在本实施例中是侧面。因此，布置第二导电膜411的第四部分(在本实施例中，第二导电膜411的侧面)以便面对第一导电膜408的第四表面(在本实施例中，第一导电膜408的侧面)。以此方式，使用第一导电膜408的第四表面和第二导电膜411的第四部分形成第四电容元件494。第一导电膜408作为电容元件的第一电极91发挥功能，并且第二导电膜411作为电容元件的第二电极92发挥功能。
[0180]为了形成第四电容元件494，第二导电膜411被形成以便在平面视图中至少覆盖第一导电膜408的外周(第四表面)的一部分。在本实施例中，因为第二导电膜411的平面形状与第五导电膜413的平面形状相同(参照图12A)，所以第二导电膜411被形成为通过从第一导电膜408去除第五接触孔421 (参照图16A到16C)的形成部分来覆盖第一导电膜408的外周(第四表面)的大部分，从而增加电容值。在图9A中描绘第一导电膜408的平面形状，并且在图12A中描绘第二导电膜411的平面形状(第五导电膜413的平面形状)。
[0181]优选的是，第一导电膜408的第一表面和第二导电膜411的第一部分中的至少一个覆盖晶体管。也就是，优选的是，由第七导电膜405形成的晶体管的栅极与半导体膜403在平面视图中重叠的区域(沟道形成区域)与沟道形成区域的交界部(沟道形成区域与源极的交界部，和沟道形成区域与漏极的交界部)，被第一导电膜408的第一表面或第二导电膜411的第一部分、或第一导电膜408的第一表面和第二导电膜411的第一部分的两者覆盖。如此，因为第一电容元件491与晶体管层叠，所以在包括晶体管和电容元件的半导体电路中，晶体管可控制向电容元件的信号传播，并且可以增加每单位面积的电容值。电容元件获得相对较大的电容值的理由是，由于温度或光，相应于待保持的信息的电容元件的电荷会经由晶体管而漏出。当第一电容元件491与晶体管层叠时，因为抑制了因光导致的晶体管的泄漏电流，电容元件的信息维持能力进一步提高，并且半导体电路的正常操作范围进一步扩展。
[0182]第二电容元件492包括第三导电膜416、第四导电膜418的第二部分(第四导电膜418的至少一个平面，在本实施例中，底面)和布置在第三导电膜416与第四导电膜418之间的第二介电膜417。第三导电膜416包括第二表面(第三导电膜416的一个平面，在本实施例中，上表面)。在第二电容元件492中，第二部分(在本实施例中，第四导电膜418的底面)被布置以便面对第二表面(在本实施例中，第三导电膜416的上表面)。以此方式，使用第三导电膜416的第二表面和第四导电膜418的第二部分形成第二电容元件492。
[0183]优选的是，第三导电膜416的第二表面和第四导电膜418的第二部分中的至少一个覆盖第一电容元件491。也就是，优选的是，在平面视图中邻近于第一导电膜408的第一表面面和第二导电膜411的第一部分的区域(第一电容元件491)被第三导电膜416的第二表面或第四导电膜418的第二部分、或者第三导电膜416的第二表面和第四导电膜418的第二部分的两者覆盖。因此，可以将第一电容元件491与第二电容元件492层叠。因此，可以增加每单位面积的电容值。可以进一步提高从上面晶体管的遮光能力。结果，半导体电路的正常操作范围进一步扩展。
[0184]在第二导电膜411与第三导电膜416之间布置第五导电膜413，并且将第二导电膜411与第三导电膜416电连接。因此，第二导电膜411的电位与第三导电膜416的电位大致相等，并且第三导电膜416作为电容元件的第二电极92发挥功能。简言之，电容元件的第二电极92电连接到第二导电膜411或第三导电膜416、第五导电膜413等。同时，第一导电膜408和第四导电膜418作为电容元件的第一电极91发挥功能。
[0185]在第五导电膜413与第三导电膜416之间布置第二层间绝缘膜414，并且在第二层间绝缘膜414中形成第三接触孔415。因为第三导电膜416被形成以便在平面视图中覆盖第三接触孔415，所以，如图5所示，第三导电膜416包括在第三接触孔415的交界处的阶差。结果，第三导电膜416的第二表面(在本实施例中，第三导电膜416的上表面)包括在第三接触孔415的内侧形成的上表面(内侧上表面)和在第三接触孔415的外侧形成的上表面(外侧上表面)。类似地，第四导电膜418的第二部分(在本实施例中，第四导电膜418的底面)包括在第三接触孔415的内侧形成的底面(内侧底面)和在第三接触孔415的外侧形成的底面(外侧底面)。因此，第二电容元件492包括在内侧上表面和内侧底面上形成的部分、以及在外侧上表面和外侧底面上形成的部分。
[0186]第五电容元件495包括第三导电膜416、第四导电膜418的第五部分和第二介电膜417。第三导电膜416包括与第二表面交叉的第五表面(第三导电膜416的另一面，在本实施例中为外周侧面)。在本实施例中，因为第三导电膜416的平面形状为多边形(参照图14A)，所以作为外周侧面的第五表面包括与第三导电膜416的平面多边形的边数相同的平坦的剖面(从平面配置的剖面)。如果第三导电膜416的平面形状是以诸如圆或椭圆的曲线描绘的形状，则第五表面是由一个连续曲面配置的剖面。第四导电膜418的第五部分是在第四导电膜418的一部分处与第二部分交叉的表面，并且被布置以便面对与第三导电膜416的第五表面(在本实施例中，第三导电膜416的外周侧面)。以此方式，使用第三导电膜416的第五表面和第四导电膜418的第五部分形成第五电容元件495。
[0187]为了形成第五电容元件495，第四导电膜418被形成以便在平面视图中至少覆盖第三导电膜416的外周(第五表面)的一部分。在本实施例中，第四导电膜418被形成以便覆盖第三导电膜416的外周侧面(第五表面)的大部分，并且增加电容值。在图14A中描绘第三导电膜416的平面形状，并且在图15A中描绘第四导电膜418的平面形状。
[0188]第六电容元件496包括第三导电膜416、第四导电膜418的第六部分和第二介电膜417。第三导电膜416包括与第五表面不同并且与第三导电膜416的第二表面交叉的第六表面。如图5所示，因为第三导电膜416具有由第三接触孔415引起的阶差，所以在阶差部处形成第三导电膜416的第六表面(内周侧面)。第四导电膜418的第六部分被布置以便面对该第六表面。
[0189]第三电容元件493包括第三导电膜416、第四导电膜418的第三部分和第二介电膜417。第三导电膜416包括第三表面，其与第二表面交叉，并且与第五表面和第六表面不同。第三电容元件493形成在第二接触孔412的内部。也就是，第三表面的至少一部分形成在第二接触孔412的内部。具体地，第三导电膜416被形成以便在平面视图中至少覆盖第二接触孔412的一部分。在本实施例中，第三导电膜416被形成以便覆盖整个第二接触孔412，并且第三表面是与第二接触孔412的侧面(被称为接触孔侧面)大致平行的表面。还形成第二介电膜417以便在平面视图中至少覆盖第二接触孔412的一部分，并且在本实施例中第二介电膜417被形成以便覆盖整个第二接触孔412。第四导电膜418还被形成以便在平面视图中至少覆盖第二接触孔412的一部分，并且在本实施例中，其被形成以便覆盖整个第二接触孔412。因为第四导电膜418的第三部分被布置以便经由第二介电膜417而面对第三导电膜416的第三表面，所以第三部分变成与接触孔侧面大致平行的表面。
[0190]第七电容元件497包括第三导电膜416、第四导电膜418的第七部分和第二介电膜417。第三导电膜416包括与第二表面(在本实施例中，第三接触孔416的上表面)不同并且与第三导电膜416的第三表面(与接触孔侧面大致平行的表面)交叉的第七表面(在本实施例中，与第二接触孔412的底面(称为接触孔底面)大致平行的上表面)。因为第四导电膜418的第七部分被布置以便经由第二介电膜417而面对第三导电膜416的第七表面，所以第七部分变成与接触孔底面大致平行的表面。简言之，第三电容元件493和第七电容元件497形成在第二接触孔412的内部。
[0191]以此方式，由于使用第三导电膜416的第二表面和第四导电膜418的第二部分形成第二电容元件492，使用第三导电膜416的第三表面和第四导电膜418的第三部分形成第三电容元件493，使用第三导电膜416的第五表面和第四导电膜418的第五部分形成第五电容元件495，使用第三导电膜416的第六表面和第四导电膜418的第六部分形成第六电容元件496，并且使用第三导电膜416的第七表面和第四导电膜418的第七部分形成第七电容元件497，因此，每单位面积的电容值可以增加。换言之，形成在诸如像素41的窄区域中具有大电容值的电容元件(并联布置的第一电容元件491、第二电容元件492、第三电容元件493、第四电容元件494、第五电容元件495、第六电容元件496和第七电容元件497)。因此，即使随着精细化的提尚继续而像素41变小，也会抑制由电容不足引起的显不不良。
[0192]如查看图5所确定的，虽然优选的是，随着第一导电膜408或第三导电膜416变得越厚，第四电容元件494的电容值和第五电容元件495的电容值越大，但是优选的是，第一导电膜408和第三导电膜416的厚度是600纳米(nm)或以下。这是因为:当第一导电膜408和第三导电膜416薄至600纳米(nm)或以下时，由第一导电膜408和第三导电膜416引起的应力会变弱，并且抑制了在第二层间绝缘膜414等中产生的裂痕的情况。简言之，通过使第一导电膜408和第三导电膜416薄至600奈米(nm)或以下，而提高电光装置的可靠性。
[0193]虽然优选的是，随着第二层间绝缘膜414越厚，第六电容元件496的电容值越大，但优选的是，第二层间绝缘膜414的厚度是400纳米(nm)以下。当第二层间绝缘膜414薄至400奈米(nm)以下时，由第二层间绝缘膜414引起的阶差变小。因此，诸如在第二层间绝缘膜414上形成的信号线43的各种配线的连接可靠性提高。因为第二层间绝缘膜414薄至400纳米或以下，所以在使用诸如在第二层间绝缘膜414上形成的第三导电膜416的导电膜作为像素晶体管44的遮光膜的情形中，遮光性会提高。也就是，可抑制像素晶体管44的光漏电流，并且提高电光装置200的操作可靠性。简言之，通过使第二层间绝缘膜414的厚度薄至400纳米(nm)或以下，可以抑制由阶差引起的断线不良，抑制晶体管的光漏电流，并且提高电光装置200的可靠性。
[0194]在本实施例中，为了增加每单位面积的电容值，尽管在晶体管上层叠第一导电膜408、第一介电膜410、第二导电膜411、第五导电膜413、第三导电膜416、第二介电膜417和第四导电膜418，但剖面配置不限于此。例如，晶体管与第一电容元件491优选地在平面视图中不同的位置处形成，而不将晶体管与第一电容元件491层叠。可替代地，晶体管与第二电容元件492优选地在平面视图中不同的位置处形成，而不将晶体管与第二电容元件492层叠。可替代地，第一电容元件491与第二电容元件492优选地形成在平面视图中不同的位置处，而不将第一电容元件491与第二电容元件492层叠。第一电容元件491与第二电容元件492优选地在平面视图中不同的位置处形成，并且在剖面观察下，将配置第一电容元件491和第二电容元件492的膜的全部的一部分设为相同的层。例如，第一导电膜408与第四导电膜418优选地是相同的层，或者第一介电膜410与第二介电膜417优选地是相同的层，或者第二导电膜411与第三导电膜416优选地是相同的层。无论如何，晶体管的源极和漏极中的一个或另一个与第二导电膜411和第三导电膜416通过第五导电膜413电连接。
[0195](制造方法I)
[0196]图6A至图17C是描述根据实施例1的电光装置的制造方法的图，其中A是平面视图，B是沿着在A中的线A-A’取得的剖视图，并且C是沿着在A中的线B-B’取得的剖视图。以下，将参考图6A到图17C描述电光装置的制造方法。为了使在图7A至图17C中的描述容易理解，将到该图为止出现的层重叠描绘在单点线的左侧，将在该图以前出现的层在单点线的右侧由虚线表示，并且在该图中新添加的层使用实线和影线描绘。在接触孔中未使用影线。
[0197]诸如石英基板或玻璃基板的透明基板主体被用作基板62。如图6A到6C所示，首先，在基板主体的液晶46侧的基板表面(面对对向基板63的表面侧)上形成第六导电膜401 ο第六导电膜401是用作下侧扫描线42的下侧遮光膜，并且由诸如导电多晶硅膜、金属硅化物膜、金属膜或金属化合物膜的导电膜形成。
[0198]在本实施例中，第六导电膜401由诸如硅化钨(WSi)的遮光金属膜来形成，并且防止从元件基板62侧入射的光入射在像素晶体管44的半导体膜403(参照图7A到7C)上以及在像素晶体管44上产生由电光流引起的误操作。第六导电膜401被提供有在X方向上线性延伸的主线部分、在Y方向上延伸以便与此后形成的信号线43重叠的子线部分、以及在其中形成像素晶体管44或电容元件的矩形部分。
[0199]在基板主体的表面侧，在第六导电膜401的上层侧形成遮光基底绝缘膜402(下侧的扫描线42用作下侧遮光膜)，并且在基底绝缘膜402的表面侧形成设有半导体膜403的像素晶体管4 4。基底绝缘膜4 O 2由未刻意地引入杂质的氧化硅膜(称为未掺杂的硅玻璃(Nondoped silicate glass)，NSG膜)或氮化娃膜形成。这样的基底绝缘膜402由使用娃烧气体(SiH4)、二氯硅烷(SiCl2H2)、TE0S(四乙氧基硅烷/硅酸四乙酯/Si(OC2H5)4)、氨(NH3)等的常压CVD法、减压CVD法或等离子CVD法形成。
[0200]其次，如图7A到7C所示，方法继续到用于在基底绝缘膜402上形成半导体膜403的步骤。半导体膜403通过多晶硅膜(多结晶硅膜)等形成。像素晶体管44使用半导体膜403作为活性层。半导体膜403是首先采用减压CVD法等沉积非晶硅膜并且之后实施结晶化的多晶膜。在沉积非晶硅膜之后，半导体膜403被图案化加工为跟随信号线43的延伸方向(Y方向)的形状。在下一步骤中，当形成栅极绝缘膜时，非晶硅膜被改变为多晶膜。栅极绝缘膜由两层结构形成，即由将半导体膜403热氧化的氧化硅膜而形成的第一栅极绝缘膜和由在温度为700摄氏度到900摄氏度的温度条件下采用减压CVD法形成的氧化硅膜而形成的第二栅极绝缘膜。
[0201]其次，如图8A到SC所示，在栅极绝缘膜和基底绝缘膜402中开设第一接触孔404之后，在栅极绝缘膜上形成第七导电膜405。第一接触孔404在第六导电膜401与第七导电膜405之间建立电连接。第七导电膜405作为上侧的扫描线42发挥功能，并且经由栅极绝缘膜而面对第七导电膜405的半导体膜403变成沟道形成区域。因此，在平面视图中在第七导电膜405处与半导体膜403重叠的部分是像素晶体管44的栅极。像素晶体管44在平面视图中在沟道形成区域的两侧设有源极和漏极，并且具有LDD结构。也就是，源极和漏极均在沟道形成区域的两侧设有低密度区域，在与沟道形成区域的相反侧相对于低密度区域的邻接区域中设有高密度区域。
[0202]第七导电膜405(上侧的扫描线42)由诸如如下项的导电膜形成:退化半导体(导电多晶硅膜)、金属硅化物膜、金属膜或金属化合物膜等。在本实施例中，第七导电膜405形成具有导电多晶硅膜和钨硅化物膜的两层结构。在采用减压CVD法将掺杂有磷的多结晶硅膜沉积之后进行磷扩散，形成导电多晶硅膜，使得磷原子以IxlO19个/cm3或以上的浓度被包括在半导体中。
[0203]其次，方法继续到用于形成第一层间绝缘膜406以便覆盖第七导电膜405的步骤。第一层间绝缘膜406由NSG膜或氧化硅膜形成，其中氧化硅膜诸如:包括或磷的氧化硅膜(称为磷娃玻璃(phospho silicate glass)，PSG膜)、包括硼的氧化娃膜(称为硼娃玻璃(borosilicate glass)，BSG膜)、包括硼和磷的氧化娃膜(称为硼磷娃玻璃(boro phosphosilicate glass)，BPSG膜)等的氧化娃膜。这样的绝缘膜通过使用娃烧气体、二氯娃烧、TEOS、TEB(硼酸四乙酯)、TMOP(磷酸三甲酯)的常压CVD法、减压CVD法或等离子CVD法来形成。
[0204]其次，方法进行到用于形成第一保护膜407以便覆盖第一层间绝缘膜406的步骤。第一保护膜407由氮化硅膜(SiN)形成，并且通过使用硅烷气体、二氯硅烷、氨(NH3)、氮气(N2)等的常压CVD法、减压CVD法或等离子CVD法来形成。
[0205]其次，如图9A到9C所示，方法进行到用于在第一保护膜407上形成第一导电膜408的步骤。第一导电膜408是在其中以lX1019/cm3或以上的密度包括磷原子的退化半导体。
[0206]其次，如图10A到10C所示，方法进行到用于在第一导电膜408上形成第二保护膜409的步骤和用于从第一导电膜408的上表面和外周的一部分去除第二保护膜409的步骤。第二保护膜409由诸如NSG膜、PSG膜、BSG膜和BPSG膜的氧化硅膜形成，并且在与第一层间绝缘膜406类似地沉积之后、经历图案化加工以便覆盖第一导电膜408的一部分(之后形成第五接触孔421的位置)。这是用于形成第二保护膜409的步骤。在用于形成第二保护膜409的步骤之后，通过采用使用氢氟酸水溶液的湿法蚀刻法残留在第一导电膜408的上表面(第一表面)和外周侧面(第四表面)的第二保护膜409。这是用于从第一导电膜408的外周的一部分去除第二保护膜409的步骤。简言之，从第一电容元件491和第四电容元件494的区域去除第二保护膜409。因为第二保护膜409与第一层间绝缘膜406均为氧化膜，所以可以采用湿法蚀刻进行蚀刻。通过设置由氮化膜形成的第一保护膜407，通过用于从第一导电膜408的外周的一部分去除第二保护膜409的步骤蚀刻第一层间绝缘膜406的关注被取消，并且蚀刻第一导电膜408的下部的关注被取消。也就是，第一保护膜407是在用于从第一导电膜408的外周的一部分去除第二保护膜409的步骤中的蚀刻终止层。
[0207]在从第一导电膜408的第一表面和第四表面去除氧化膜之后，方法继续到用于形成第一介电膜410的步骤和用于形成第二导电膜411的步骤。除了能使用诸如氧化硅膜和氮化硅膜的硅化合物以外，第一介电膜410可以使用诸如氧化铝膜、氧化钛膜、氧化钽膜、氧化铌膜、氧化铪膜、氧化镧膜、氧化锆膜的具有高介电常数的介电膜。第二导电膜411可以使用诸如导电多晶硅膜、金属硅化物膜、金属膜或金属化合物膜的导电膜。在本实施例中，第一介电膜410为氮化娃膜，第二导电膜411为退化半导体。
[0208]其次，如图1lA到IlC所示，开设将像素晶体管44的源极和漏极中的另一个与电容元件的第二电极92电连接的第二接触孔412。简言之，方法继续到用于在形成第二导电膜411的步骤与用于形成第五导电膜413的步骤之间在第一介电膜410、第一保护膜407、第一层间绝缘膜406和栅极绝缘膜中开设第二接触孔412的步骤。为了第二接触孔412的开设，可以施加使用氢氟酸水溶液的湿法蚀刻法。第二导电膜411还在该情形中承担保护第一介电膜410免受氢氟酸水溶液蚀刻的作用。
[0209]其次，如图12A到12C所示，方法继续到用于在第二导电膜411上形成第五导电膜413的步骤。第五导电膜413可以使用以IxlO19个/cm3或以上的浓度包括磷原子的退化半导体。通过第五导电膜413将像素晶体管44的源极和漏极中的另一个与电容元件的第二电极92电连接。在第五导电膜413上的图案化加工期间，优选的是，去除存在于像素41的开口区域(在像素41中，在平面视图中与第六导电膜401、第五导电膜413和其后形成的信号线43(参照图17A到17C)皆不重叠的区域)中的第一保护膜407。借此，在之后进行的形成气体(在惰性气体中以小于4%的浓度包括氢的气体)退火或氢等离子工艺中，氢在半导体膜403扩散，并且促进在半导体膜403中的缺陷(单键键结或堆叠缺陷等)的终止。在该情形中，第二保护膜409作为蚀刻终止层发挥功能。由第二保护膜409覆盖的第一电极91 (第一导电膜408)的部分在之后步骤中电连接到共用电极线。在不存在第二保护膜409的情形中，在第二电极92(第二导电膜411或第五导电膜413)的蚀刻期间，虽然第一电极91 (第一导电膜408)经受蚀刻，而不容易与共用电极线电连接，但由于存在第二保护膜409，第一导电膜408与共用电位线471的电连接是可靠的第二保护膜409被形成为充分厚于第一介电膜410和第一保护膜407，并且被形成为在去除第一介电膜410和第一保护膜407之后保持覆盖第一导电膜408的厚度。
[0210]其次，如图13A到13C所示，方法继续到用于形成第二层间绝缘膜414的步骤。第二层间绝缘膜414由NSG膜或诸如PSG膜、BSG膜、BPSG膜的氧化硅膜形成。绝缘膜由使用硅烷气体、二氯硅烷、TEOS、TEB、TMOP等的常压CVD法、减压CVD法或等离子CVD法等形成。在沉积第二层间绝缘膜414之后，在第五导电膜413的内侧开设第三接触孔415。
[0211]其次，如图14A到14C所示，方法继续到在第五导电膜413上形成第三导电膜416的步骤和用于形成第二介电膜417的步骤。第三导电膜416可以使用诸如导电多晶硅膜、金属硅化物膜、金属膜或金属化合物膜的导电膜。除了能使用诸如氧化硅膜和氯化硅膜的硅化合物以外，第二介电膜417可以使用诸如氧化铝膜、氧化钛膜、氧化钽膜、氧化铌膜、氧化铪膜、氧化镧膜、氧化锆膜之类的具有高介电常数的介电膜。在本实施例中，第三导电膜416是退化半导体，并且第二介电膜417是氮化硅膜。第三导电膜416被形成以便在平面视图中完全覆盖第三接触孔415。
[0212]其次，如图15A到15C所示，方法继续到用于形成第四导电膜418的步骤。第四导电膜418可以使用诸如导电多晶硅膜或金属硅化物膜、金属膜或金属化合物膜的导电膜，并且在本实施例中，第四导电膜418是金属膜，并且具体地是钨硅化膜。第四导电膜418被形成以便在不损害开口率(在像素41中的开口区域的比率)的范围内在平面视图中尽可能地覆盖第三导电膜416。借此，可以增加第五电容元件495的电容值。方法继续到用于形成第三层间绝缘膜419以便覆盖第四导电膜418的步骤。第三层间绝缘膜419由NSG膜或诸如PSG膜、BSG膜或BPSG膜的氧化硅膜形成。绝缘膜由使用硅烷气体、二氯硅烷、TEOS、TEB、TMOP等的常压CVD法、减压CVD法或等离子CVD法来形成。
[0213]其次，如图16A到16C所示，方法继续到用于开设第四接触孔420等的步骤。在该步骤中，除了第四接触孔420以外，还开设第五接触孔421和第六接触孔422。第四接触孔420是用于将信号线43与像素晶体管44的源极和漏极中的一个电连接的接触孔。第五接触孔421是用于将第一电极91(第一导电膜408和第四导电膜418)与共用电位线中继电极472(参照图17A到17C)电连接的接触孔。第六接触孔422是用于将第二电极92(第五导电膜413，或与其电连接的第二导电膜411或第三导电膜416)与像素电极中继电极452(参照图17A到17C)电连接的接触孔。
[0214]其次，如图17A到17C所示，方法继续到用于形成信号线43的步骤。在该步骤中，形成共用电位线中继电极472和像素电极中继电极452。信号线43、共用电位线中继电极472和像素电极中继电极452从诸如导电多晶硅膜、金属硅化物膜、金属膜或金属化合物膜的导电膜形成。在本实施例中，信号线43和共用电位线中继电极472或像素电极中继电极452由铝合金膜、或具有氮化钛膜与铝膜的二至四层的层积膜来形成。
[0215]在信号线43和共用电位线中继电极472或像素电极中继电极452的上层侧形成由氧化硅膜形成的透射性的第四层间绝缘膜(未示出)，并且第四层间绝缘膜的表面被平坦化。在第四层间绝缘膜的上层侧形成包括铝膜或铝合金膜等的共用电位线471。共用电位线471经由开设在第四层间绝缘膜中的第七接触孔(未示出)而电连接到共用电位线中继电极472。
[0216]在共用电位线471的上层侧形成由氧化硅膜形成的透射性的第五层间绝缘膜(未示出)，并且第五层间绝缘膜的表面被平坦化。在第五层间绝缘膜的上层侧形成由ITO等形成的透明导电膜作为像素电极45。像素电极45经由在第四层间绝缘膜和第五层间绝缘膜中开设的第八接触孔(未示出)而电连接到像素电极中继电极452。
[0217]之后，第一配向膜65被形成以便覆盖像素电极45，并且完成配置电光装置200的元件基板62。
[0218]实施例2
[0219](电光装置2)
[0220]图18是描述根据实施例2的电光装置200的半导体电路的配置的剖视图。其次，将参考图18描述根据实施例2的电光装置200的半导体电路的配置。
[0221]与实施例1相同的配置部件给出相同的参考标记，并且将省略重复的描述。
[0222]如图18所示，实施例的半导体电路包括晶体管和电容元件，并且半导体电路是用在电光装置200的像素41中的像素电路。
[0223]具体地，具有像素电路(半导体电路)的晶体管是像素晶体管44(参照图3)。包括在像素电路中的电容元件包括第一电容元件1491、第二电容元件1492、第三电容元件1493、第四电容元件1494、第五电容元件1495、第六电容元件1496和第七电容元件1497。
[0224]因为像素晶体管44的电连接与实施例1相同，所以将不提供其描述。
[0225]晶体管(像素晶体管44)包括半导体膜1403、栅极绝缘膜和栅极(在本实施例中，第六导电膜1405)，并且这些层由第一层间绝缘膜1406覆盖。简言之，晶体管的半导体膜由第一层间绝缘膜1406覆盖。在本实施例中，第一保护膜1407进一步覆盖第一层间绝缘膜1406。在第一保护膜1407上形成第一导电膜1408，并且第一介电膜1410覆盖第一导电膜1408。在第一介电膜1410上形成第二导电膜1411。第二层间绝缘膜1414覆盖第二导电膜1411，并且在第二层间绝缘膜1414中开设第二接触孔1415。在第二层间绝缘膜1414上形成第三导电膜1416，并且经由第二接触孔1415将第二导电膜1411和第三导电膜1416电连接。第二介电膜1417覆盖第三导电膜1416，并且在第二介电膜1417上形成第四导电膜1418。因此，在剖视图中，在半导体膜1403与第四导电膜1418之间布置第一导电膜1408，在第一导电膜1408与第四导电膜1418之间布置第二导电膜1411，并且在第二导电膜1411与第四导电膜1418之间布置第三导电膜1416。可替代地，在剖视图中，在半导体膜1403与第二导电膜1411之间布置第一导电膜1408，在第一导电膜1408与第三导电膜1416之间布置第二导电膜1411，并且在第二导电膜1411与第四导电膜1418之间布置第三导电膜1416。
[0226]在栅极绝缘膜(第六导电膜1405)、第一层间绝缘膜1406、第一保护膜1407、第一介电膜1410和第二层间绝缘膜1414中开设第三接触孔1412。这是因为，第三接触孔1412将晶体管的源极和漏极中的一个或另一个(在本实施例中，像素晶体管44的源极和漏极中的另一个)与第一电极91或第二电极92(在本实施例中，在第二电极92中的第二导电膜1411和第三导电膜1416)电连接。实际上，经由延伸到第三接触孔1412的第三导电膜1416，将像素晶体管44的源极和漏极中的另一个与第二导电膜1411电连接。
[0227]第一电容元件1491包括第一导电膜1408、第二导电膜1411的第一部分(第二导电膜1411的一个平面，在本实施例中，底面)和布置在第一导电膜1408与第二导电膜1411之间的第一介电膜1410。第一导电膜1408包括第一表面(第一导电膜1408的一个平面，在本实施例中，上表面)和与第一表面交叉的第四表面(第一导电膜1408的另一表面，在本实施例中，侧面)。在本实施例中，因为第一导电膜1408的平面形状是多边形(参照图22A)，所以作为侧面的第四表面包括与多边形的边数相同的平坦的剖面(由平面配置的剖面)。然而，如果第一导电膜1408的平面形状是通过诸如圆或椭圆的曲线描绘的形状，则第四表面是由一个连续的曲面配置的剖面。在第一电容元件1491中，第一部分(在本实施例中，第二导电膜1411的底面)被布置以便面对第一表面(在本实施例中，第一导电膜1408的上表面)。以此方式，使用第一导电膜1408的第一表面和第二导电膜1411的第一部分形成第一电容元件1491。
[0228]第四电容元件1494包括第一导电膜1408、第二导电膜1411的第四部分和布置在第一导电膜1408与第二导电膜1411之间的第一介电膜1410。第二导电膜1411的第四部分是在第二导电膜1411的一部分与第一部分交叉的表面，并且是在本实施例中的侧面。因此，布置第二导电膜1411的第四部分(在本实施例中，第二导电膜1411的侧面)以便面对第一导电膜1408的第四表面(在本实施例中，第一导电膜1408的侧面)。以此方式，使用第一导电膜1408的第四表面和第二导电膜1411的第四部分形成第四电容元件1494。第一导电膜1408作为电容元件的第一电极91发挥功能，并且第二导电膜1411作为电容元件的第二电极92发挥功會K。
[0229]为了形成第四电容元件1494，第二导电膜1411被形成以便在平面视图中至少覆盖第一导电膜1408的外周(第四表面)的一部分。第二导电膜1411被形成以便覆盖除了在第一导电膜1408上的第五接触孔1421(参照图29A到29C)的形成部分以外的第一导电膜1408的外周(第四表面)的大部分，而增加电容值。在图22A中描绘第一导电膜1408的平面形状，并且在图24A中描绘第二导电膜1411的平面形状。
[0230]优选的是，第一导电膜1408的第一表面和第二导电膜1411的第一部分中的至少一个覆盖晶体管。也就是，优选的是，由第六导电膜1405形成的晶体管的栅极与半导体膜1403在平面视图中重叠的区域(沟道形成区域)和沟道形成区域的交界部(沟道形成区域与源极的交界部，和沟道形成区域与漏极的交界部)，被第一导电膜1408的第一表面或第二导电膜1411的第一部分、或第一导电膜1408的第一表面和第二导电膜1411的第一部分的两者覆盖。如此，因为第一电容元件1491与晶体管层叠，所以在包括晶体管和电容元件的半导体电路中，晶体管可控制向电容元件的信号传播，并且可以增加每单位面积的电容值。电容元件获得相对较大的电容值的理由是，由于温度或光，相对于待保持的信息的电容元件的电荷会经由晶体管而漏出。当将第一电容元件1491与晶体管层叠时，因为抑制了因光导致的晶体管的泄漏电流，电容元件的信息维持能力进一步提高，并且半导体电路的正常操作范围进一步扩展。
[0231]第二电容元件1492包括第三导电膜1416、第四导电膜1418的第二部分(第四导电膜1418的至少一个平面，在本实施例中，底面)和布置在第三导电膜1416与第四导电膜1418之间的第二介电膜1417。第三导电膜1416包括第二表面(第三导电膜1416的一个平面，在本实施例中，上表面)。在第二电容元件1492中，第二部分(在本实施例中，第四导电膜1418的底面)被布置以便面对第二表面(在本实施例中，第三导电膜1416的上表面)。以此方式，使用第三导电膜1416的第二表面和第四导电膜1418的第二部分形成第二电容元件1492。
[0232]优选的是，第三导电膜1416的第二表面和第四导电膜1418的第二部分中的至少一个覆盖第一电容元件1491。也就是，优选的是，第一导电膜1408的第一表面和第二导电膜1411的第一部分在平面视图中重叠的区域(第一电容元件1491)由第三导电膜1416的第二表面或第四导电膜1418的第二部分、或第三导电膜1416的第二表面和第四导电膜1418的第二部分的两者覆盖。因此，可以将第一电容元件1491与第二电容元件1492层叠。因此，可以增加每单位面积的电容值。可进一步提高从上面的晶体管的遮光能力。结果，半导体电路的正常操作范围进一步扩展。
[0233]第二导电膜1411与第三导电膜1416电连接，并且第二导电膜1411的电位与第三导电膜1416的电位大致相等。以此方式，第二导电膜1411和第三导电膜1416作为电容元件的第二电极92发挥功能。同时，第一导电膜1408和第四导电膜1418作为电容元件的第一电极91发挥功能。
[0234]在第二导电膜1411与第三导电膜1416之间布置第二层间绝缘膜1414，并且在第二层间绝缘膜1414中形成第二接触孔1415。因为第三导电膜1416被形成以便在平面视图中覆盖第二接触孔1415，所以如图18所示，第三导电膜1416包括在第二接触孔1415的交界处的阶差。结果，第三导电膜1416的第二表面(在本实施例中，第三导电膜1416的上表面)包括在第二接触孔1415的内侧形成的上表面(内侧上表面)和在第二接触孔1415的外侧形成的上表面(外侧上表面)。类似地，第四导电膜1418的第二部分(在本实施例中，第四导电膜1418的底面)包括在第二接触孔1415的内侧形成的底面(内侧底面)和在第二接触孔1415的外侧形成的底面(外侧底面)。因此，第二电容元件1492包括在内侧上表面和内侧底面上形成的部分、和在外侧上表面和外侧底面上形成的部分。
[0235]第五电容元件1495包括第三导电膜1416、第四导电膜1418的第五部分和第二介电膜1417。第三导电膜1416包括与第二表面交叉的第五表面(第三导电膜1416的另一表面，在本实施例中，外周侧面)。在本实施例中，因为第三导电膜1416的平面形状为多边形(参照图27A)，所以作为外周侧面的第五表面包括与第三导电膜1416的平面多边形的边数相同的平坦的剖面(由平面配置的剖面)。如果第三导电膜1416的平面形状是通过诸如圆或椭圆的曲线描绘的形状，则第五表面是由一个连续的曲面配置的剖面。第四导电膜1418的第五部分是在第四导电膜1418的一部分处与第二部分交叉的表面，并且被布置以便面对第三导电膜1416的第五表面(在本实施例中，第三导电膜1416的外周侧面)。以此方式，使用第三导电膜1416的第五表面和第四导电膜1418的第五部分形成第五电容元件1495。
[0236]为了形成第五电容元件1495，第四导电膜1418被形成以便在平面视图中至少覆盖第三导电膜1416的外周(第五表面)的一部分。在本实施例中，第四导电膜1418被形成以便覆盖第三导电膜1416的外周侧面(第五表面)的大部分，并且增加电容值。在图27A中描绘第三导电膜1416的平面形状，并且在图28A中描绘第四导电膜1418的平面形状。
[0237]第六电容元件1496包括第三导电膜1416、第四导电膜1418的第六部分和第二介电膜1417。第三导电膜1416包括与第五表面不同并且与第三导电膜1416的第二表面交叉的第六表面。如图18所示，因为第三导电膜1416具有由第二接触孔1415引起的阶差，所以在该阶差部处形成第三导电膜1416的第六表面(内周侧面)。第四导电膜1418的第六部分被布置以便面对第六表面。
[0238]第三电容元件1493包括第三导电膜1416、第四导电膜1418的第三部分和第二介电膜1417。第三导电膜1416包括第三表面，与第二表面交叉并且与第五表面和第六表面不同。在第三接触孔1412的内部形成第三电容元件1493。也就是，在第三接触孔1412的内部形成第三表面的至少一部分。具体地，第三导电膜1416被形成以便在平面视图中至少覆盖第三接触孔1412的一部分。在本实施例中，第三导电膜1416被形成以便覆盖整个第三接触孔1412，并且第三表面是与第三接触孔1412的侧面(称为接触孔侧面)大致平行的表面。第二介电膜1417还被形成以便在平面视图中至少覆盖第三接触孔1412的一部分，并且在本实施例中，其被形成以便覆盖整个第三接触孔1412。第四导电膜1418还被形成以便在平面视图中至少覆盖第三接触孔1412的一部分，并且在本实施例中，其被形成以便覆盖整个第三接触孔1412。因为第四导电膜1418的第三部分被布置以便经由第二介电膜1417而面对第三导电膜1416的第三表面，所以第三部分变成与接触孔侧面大致平行的表面。
[0239]第七电容元件1497包括第三导电膜1416、第四导电膜1418的第七部分和第二介电膜1417。第三导电膜1416包括与第二表面(在本实施例中，第三导电膜1416的上表面)不同并且与第三导电膜1416的第三表面(与接触孔侧面大致平行的表面)交叉的第七表面(在本实施例中，与第三接触孔1412的底面(称为接触孔底面)大致平行的上表面)。因为第四导电膜1418的第七部分被布置以便经由第二介电膜1417而面对第三导电膜1416的第七表面，所以第七部分变成与接触孔底面大致平行的表面。简言之，第三电容元件1493和第七电容元件1497形成在第三接触孔1412的内部。
[0240]以此方式，因为使用第三导电膜1416的第二表面和第四导电膜1418的第二部分形成第二电容元件1492，使用第三导电膜1416的第三表面和第四导电膜1418的第三部分形成第三电容元件1493，使用第三导电膜1416的第五表面和第四导电膜1418的第五部分形成第五电容元件1495，使用第三导电膜1416的第六表面和第四导电膜1418的第六部分形成第六电容元件1496，并且使用第三导电膜1416的第七表面和第四导电膜1418的第七部分形成第七电容元件1497，所以每单位面积的电容值增加是可能的。换言之，形成在诸如像素41的窄区域中具有大电容值的电容元件(并联布置的第一电容元件1491、第二电容元件1492、第三电容元件1493、第四电容元件1494、第五电容元件1495、第六电容元件1496和第七电容元件1497)。因此，即使随着精细化的提高继续，像素41变小，也会抑制由电容不足引起的显示不良。
[0241]如当查看图18所确定的，虽然优选的是，随着第一导电膜1408或第三导电膜1416变得越厚，第四电容元件1494的电容值和第五电容元件1495的电容值越大，但优选的是，第一导电膜1408和第三导电膜1416的厚度是600纳米(nm)或以下。这是因为，当第一导电膜1408和第三导电膜1416薄至600纳米(nm)或以下时，由第一导电膜1408和第三导电膜1416引起的应力会减弱，并且抑制了在第二层间绝缘膜1414等中产生裂痕的情况。简言之，通过使第一导电膜1408和第三导电膜1416薄至600纳米(nm)或以下，而提高电光装置200的可靠性。
[0242]虽然优选的是，随着第二层间绝缘膜1414越厚，第六电容元件1496的电容值越大，但优选的是，第二层间绝缘膜1414的厚度是400纳米(nm)或以下。当第二层间绝缘膜1414薄至400纳米(nm)时，由第二层间绝缘膜1414引起的阶差会变小。因此，诸如在第二层间绝缘膜1414上形成的信号线43的各种配线的连接可靠性提高。因为第二层间绝缘膜1414薄至400纳米或以下，所以在使用诸如在第二层间绝缘膜1414上形成的第三导电膜1416的导电膜用作像素晶体管44的遮光膜的情形中，遮光性提高。也就是，可以抑制像素晶体管44的光漏电流，并且提高电光装置200的操作可靠性。简言之，通过使第二层间绝缘膜1414的厚度薄至400纳米(nm)或以下，可以抑制由阶差引起的断线不良，抑制晶体管的光漏电流，并且提高电光装置200的可靠性。
[0243]在本实施例中，为了增加每单位面积的电容值，尽管在晶体管上层叠第一导电膜1408、第一介电膜1410、第二导电膜1411、第三导电膜1416、第二介电膜1417和第四导电膜1418，但剖面配置不限于此。例如，晶体管与第一电容元件1491优选地在平面视图中不同的位置处形成，而不将晶体管和第一电容元件1491层叠。可替代地，晶体管与第二电容元件1492优选地在平面视图中不同的位置处形成，而不将晶体管和第二电容元件1492层叠。可替代地，第一电容元件1491与第二电容元件1492优选地在平面视图中不同的位置处形成，而不将第一电容元件1491与第二电容元件1492层叠。
[0244](制造方法2)
[0245]图19A到30C是描述根据实施例2的电光装置的制造方法的图，其中A是平面视图，B是沿着在A中的线A-A’取得的剖视图，并且C是沿着在A中的线B-B’取得的剖视图。其次，将参考图19A到30C描述电光装置的制造方法。为了使在图20A到图30C中的描述容易理解，将到该图为止出现的层重叠描绘在单点线的左侧，将在该图以前出现的层在单点线的右侧由虚线表示，并且在该图中新添加的层使用实线和影线描绘。在接触孔中未使用影线。
[0246]诸如石英基板或玻璃基板的透明基板主体被用作元件基板62。如图19A到19C所示，首先，在基板主体的液晶46侧的基板表面(面对对象基板63的表面侧)形成第五导电膜1401。第五导电膜1401是用作下侧扫描线42的下侧遮光膜，并且由诸如导电多晶硅膜、金属硅化物膜、金属膜或金属化合物膜的导电膜形成。在本实施例中，第五导电膜1401由诸如钨硅化物(WSi)的遮光性金属膜形成，并且防止从元件基板62侧的入射的光入射到像素晶体管44的半导体膜1403(参照图20A到20C)上以及在像素晶体管44上由电光流引起的误操作。第五导电膜1401被提供有在X方向上线性延伸的主线部分、在Y方向上延伸以便与此后形成的信号线43重叠的子线部分、以及在其中形成像素晶体管44或电容元件的矩形部分。
[0247]在基板主体的表面侧，在第五导电膜1401(下侧的扫描线42用作下侧遮光膜)的上层侧形成遮光基底绝缘膜1402，并且在基底绝缘膜1402的表面侧形成设有半导体膜1403的像素晶体管44。基底绝缘膜1402由未刻意地引入杂质的氧化硅膜(NSG膜)或氮化硅膜形成。这样的基底绝缘膜402由使用硅烷气体(SiH4)、二氯硅烷(SiCl2H2)、TEOS(四乙氧基硅烷/硅酸四乙酯/Si (OC2H5 )4)、氨(NH3)等的常压CVD法、减压CVD法或等离子CVD法形成。
[0248]其次，如图20A到20C所示，方法继续到用于基底绝缘膜1402上形成半导体膜1403的步骤。半导体膜1403通过多晶硅膜(多结晶硅膜)形成。像素晶体管44使用半导体膜1403作为活性层。半导体膜1403是首先采用减压CVD法等沉积非晶硅膜并且之后实施结晶化的多晶膜。在沉积非晶硅膜之后，半导体膜403被图案化加工为跟随信号线43的延伸方向(Y方向)的形状。在下一步骤中，当形成栅极绝缘膜时，非晶硅膜被改变为多晶膜。栅极绝缘膜由两层结构形成，即由将半导体膜1403热氧化的氧化硅膜而形成的第一栅极绝缘膜和由在温度为700摄氏度到900摄氏度的温度条件下采用减压CVD法形成的氧化硅膜而形成的第二栅极绝缘膜。
[0249]其次，如图21A到21C所示，在栅极绝缘膜和基底绝缘膜1402中开设第一接触孔1404之后，在栅极绝缘膜上形成第六导电膜1405。第一接触孔1404在第五导电膜1401与第六导电膜1405之间建立电连接。第六导电膜1405作为上侧的扫描线42发挥功能，并且经由栅极绝缘膜而面对第六导电膜1405的半导体膜1403变成沟道形成区域。因此，在平面视图中在第六导电膜1405处与半导体膜403重叠的部分是像素晶体管44的栅极。像素晶体管44在平面视图中在沟道形成区域的两侧设有源极和漏极，并且具有LDD结构。也就是，源极和漏极均在沟道形成区域的两侧设有低密度区域，在沟道形成区域的相反侧相对于低密度区域的邻接区域中设有高密度区域。
[0250]第六导电膜1405(上侧的扫描线42)由诸如如下项的导电膜形成:退化半导体(导电多晶硅膜)、金属硅化物膜、金属膜或金属化合物膜等。在本实施例中，第六导电膜1405形成具有导电多晶硅膜和钨硅化物膜的两层结构。在采用减压CVD法将掺杂有磷的多结晶硅膜沉积之后进行磷扩散，形成导电多晶硅膜，使得磷原子以IxlO19个/cm3或以上的浓度被包括在半导体中。
[0251]其次，方法继续到用于形成第一层间绝缘膜1406以便覆盖第六导电膜1405的步骤。第一层间绝缘膜1406由NSG膜或氧化硅膜形成，其中氧化硅膜诸如:包括或磷的氧化硅膜(PSG膜)、包括硼的氧化硅膜(BSG膜)、包括硼和磷的氧化硅膜(BPSG膜)等。这样的绝缘膜通过使用硅烷气体、二氯硅烷、TEOS、TEB(硼酸四乙酯)、TMOP(磷酸三甲酯)的常压CVD法、减压CVD法或等离子CVD法来形成。
[0252]其次，方法进行到用于形成第一保护膜1407以便覆盖第一层间绝缘膜1406的步骤。第一保护膜1407由氮化硅膜(SiN)形成，并且通过使用硅烷气体、二氯硅烷、氨(NH3)、氮气(N2)等的常压CVD法、减压CVD法或等离子CVD法来形成。
[0253]其次，如图22A到22C所示，方法进行到用于在第一保护膜1407上形成第一导电膜1408的步骤。第一导电膜1408是在其中以lxl019/cm3或以上的密度包括磷原子的退化半导体。
[0254]其次，如图23A到23C所示，方法进行到用于在第一导电膜1408上形成第二保护膜1409的步骤和从用于第一导电膜1408的上表面和外周的一部分去除第二保护膜1409的步骤。第二保护膜1409由诸如NSG膜、PSG膜、BSG膜和BPSG膜的氧化硅膜形成，并且在与第一层间绝缘膜406类似地沉积之后、经历图案化加工以便覆盖第一导电膜408的一部分(之后形成第五接触孔421的位置)。这是用于形成第二保护膜1409的步骤。在用于形成第二保护膜1409的步骤之后，采用使用氢氟酸水溶液的湿法蚀刻法残留在第一导电膜1408的上表面(第一表面)和外周侧面(第四表面)的第二保护膜1409。这是用于从第一导电膜1408的外周的一部分去除第二保护膜1409的步骤。简言之，从第一电容元件1491和第四电容元件1494的区域去除第二保护膜1409。因为第二保护膜1409与第一层间绝缘膜1406均为氧化膜，所以可以采用湿法蚀刻进行蚀刻。通过设置由氮化膜形成的第一保护膜1407，通过用于从第一导电膜1408的外周的一部分去除第二保护膜1409的步骤蚀刻第一层间绝缘膜1406的关注被取消，并且蚀刻第一导电膜1408的下部的关注被取消。也就是，第一保护膜1407是在用于从第一导电膜1408的外周的一部分去除第二保护膜1409的步骤中的蚀刻终止层。
[0255]在从第一导电膜1408的第一表面和第四表面去除氧化膜之后，方法继续到用于形成第一介电膜1410的步骤和用于形成第二导电膜1411的步骤。除了能使用诸如氧化硅膜和氮化硅膜的硅化合物以外，至于第一介电膜1410，可以使用诸如氧化铝膜、氧化钛膜、氧化钽膜、氧化铌膜、氧化铪膜、氧化镧膜、氧化锆膜的具有高介电常数的介电膜。第二导电膜1411可以使用诸如导电多晶硅膜、金属硅化物膜、金属膜或金属化合物膜的导电膜。在本实施例中，第一介电膜1410为氮化娃膜，第二导电膜1411为退化半导体。
[0256]其次，如图24A到24C所示，方法继续到用于在第二导电膜1411上进行图案化加工的步骤。在第二导电膜1411上的图案化加工期间，优选的是，去除存在于像素41的开口区域(在像素41中，在平面视图中与第六导电膜1401、第二导电膜1411和其后形成的信号线43(参照图30A到30C)皆不重叠的区域)中的第一保护膜1407。借此，在之后进行的形成气体(在惰性气体中以小于4%的浓度包括氢的气体)中退火或氢等离子工艺中，氢在半导体膜1403扩散，并且促进在半导体膜1403中的缺陷(单键键结或堆叠缺陷等)的终止。在该情形中，第二保护膜1409作为蚀刻终止层发挥功能。由第二保护膜1409覆盖的第一电极91(第一导电膜1408)的部分在之后步骤中电连接到共用电极线。在不存在第二保护膜1409的情形中，在第二电极92(第二导电膜1411)的蚀刻期间，虽然第一电极91(第一导电膜1408)经受蚀刻，而不容易与共用电极线电连接，但由于存在第二保护膜1409，第一导电膜1408与共用电位线1471的电连接是可靠的。优选的是，从之后形成第三接触孔1412(参照图26A到26C)的部位除去第一保护膜1407、第一导电膜1408、第一介电膜1410和第二导电膜1411。
[0257]其次，如图25A到25C所示，方法继续到用于在用于形成第二导电膜1411的步骤和用于开设第三接触孔1412的步骤之间形成第二层间绝缘膜1414的步骤。第二层间绝缘膜1414由NSG膜或诸如PSG膜、BSG膜、BPSG膜的氧化硅膜形成。绝缘膜由使用硅烷气体、二氯硅烷、TEOS、TEB、TMOP等的常压CVD法、减压CVD法或等离子CVD法等形成。在沉积第二层间绝缘膜1414之后，在第二导电膜1411的内侧开设第二接触孔1415。
[0258]其次，如图26A到26C所示，开设将像素晶体管44的源极和漏极中的另一个与电容元件的第二电极92电连接的第三接触孔1412。简言之，方法继续到用于在用于形成第二导电膜1411的步骤与用于形成第三导电膜1416的步骤之间在第二层间绝缘膜1414、第一层间绝缘膜1406和栅极绝缘膜中开设第三接触孔1412的步骤。为了第三接触孔1412的开设，可以施加使用氢氟酸水溶液的湿法蚀刻法。第二导电膜1411还在该情形中承担保护第一介电膜1410免受氢氟酸水溶液蚀刻的作用。因为第三接触孔1412开设在覆盖诸如栅极绝缘膜或第一层间绝缘膜1406的半导体膜的绝缘膜和第二层间绝缘膜1414中，所以第三电容元件1493的电容值变大。
[0259]其次，如图27A到27C所示，方法继续到在第二导电膜1411上形成第三导电膜1416的步骤和用于形成第二介电膜1417的步骤。第三导电膜1416可以使用诸如导电多晶硅膜、金属硅化物膜、金属膜或金属化合物膜的导电膜。通过第三导电膜1416将像素晶体管44的源极和漏极中的另一个与电容元件的第二电极92电连接。除了能使用诸如氧化硅膜和氮化硅膜的硅化合物以外，第二介电膜1417可以使用诸如氧化铝膜、氧化钛膜、氧化钽膜、氧化铌膜、氧化铪膜、氧化镧膜、氧化锆膜的具有高介电常数的介电膜。在本实施例中，第三导电膜1416是退化半导体，并且第二介电膜1417是氮化硅膜。具体地，第三导电膜1416被形成以便在平面视图中完全覆盖第二接触孔1415。
[0260]其次，如图28A到28C所示，方法继续到用于形成第四导电膜1418的步骤。第四导电膜1418可以使用诸如导电膜多晶硅膜或金属硅化物膜、金属膜或金属化合物膜的导电膜，并且在本实施例中，第四导电膜1418是金属膜，并且具体地是钨硅化物。第四导电膜1418被形成以便在不损害开口率(在像素41中的开口区域的比率)的范围内在平面视图中尽可能地覆盖第三导电膜1416。借此，可以增加第五电容元件1495的电容值。其次，在形成第四导电膜1418之后，方法继续到用于形成第三层间绝缘膜1419。第三层间绝缘膜1419由NSG膜或诸如PSG膜、BSG膜或BPSG膜的氧化硅膜形成。绝缘膜由使用硅烷气体、二氯硅烷、TEOS、TEB、TMOP等的常压CVD法、减压CVD法或等离子CVD法来形成。
[0261]其次，如图29A到29C所示，方法继续到用于开设第四接触孔1420等的步骤。在该步骤中，除了第四接触孔1420以外，还开设第五接触孔1421和第六接触孔1422。第四接触孔1420是用于将信号线43与像素晶体管44的源极和漏极中的一个电连接的接触孔。第五接触孔1421是用于将第一电极91(第一导电膜1408和第四导电膜1418)与共用电位线中继电极1472(参照图30A到30C)电连接的接触孔。第六接触孔1422是用于将第二电极92(或与其电连接的第二导电膜1411和第三导电膜1416)与像素电极中继电极1452(参照图30A到30C)电连接的接触孔。
[0262]通过将第一导电膜1408与第四导电膜1418电连接的第五接触孔1421，可以将在较窄的区域中层叠设置的第一导电膜1408与第四导电膜1418设为相同电位。第五接触孔1421具有穿过第三层间绝缘膜1419、第二介电膜1417、第二层间绝缘膜1414和第二保护膜1409而到达第一导电膜1408的部位，以及穿过第三层间绝缘膜1419而到达第四导电膜1418的部位。也就是，在第五接触孔1421的内部的一部分露出第一导电膜1408，在第五接触孔1421的内部的另一部分露出第四导电膜1418。可以说，第四导电膜1418延伸到第五接触孔1421的内部的另一部分。简言之，经由在一个步骤中开设的一个第五接触孔1421，将第一导电膜1408与第四导电膜1418电连接。
[0263]其次，如图30A到30C所示，方法继续到用于形成信号线43的步骤。在该步骤中，形成共用电位线中继电极1472和像素电极中继电极1452。信号线43、共用电位线中继电极1472和像素电极中继电极1452由诸如导电多晶硅膜、金属硅化物膜、金属膜或金属化合物膜的导电膜形成。通过导电膜，第四接触孔1420嵌入在信号线43中，第五接触孔1421嵌入在共用电位线中继电极1472中，并且第六接触孔1422嵌入在像素电极中继电极1452中。在本实施例中，信号线43和共用电位线中继电极1472或像素电极中继电极1452由铝合金膜，或具有氮化钛膜与铝膜的二至四层的层积膜来形成。
[0264]在信号线43和共用电位线中继电极1472或像素电极中继电极1452的上层侧形成由氧化硅膜形成的透射性的第四层间绝缘膜(未示出)，并且第四层间绝缘膜的表面被平坦化。在第四层间绝缘膜的上层侧形成包括铝膜、铝合金膜等的共用电位线1471。共用电位线1471经由开设在第四层间绝缘膜中的第七接触孔(未示出)而电连接到共用电位线中继电极 1472。
[0265]在共用电位线1471的上层侧形成由氧化硅膜形成的透射性的第五层间绝缘膜(未示出)，并且第五层间绝缘膜的表面被平坦化。在第五层间绝缘膜的上层侧形成由ITO等形成的透明导电膜作为像素电极45。像素电极45经由在第四层间绝缘膜和第五层间绝缘膜中开设的第八接触孔(未示出)而电连接到像素电极中继电极1452。
[0266]之后，第一配向膜65被形成以便覆盖像素电极45，并且完成配置电光装置200的元件基板62。
[0267]在说明书中，术语“大致相同”意指设计概念上相同。也就是，即使产生某些误差等，在设计概念中其它刻意地变化可以称为“大致相同”。
[0268]实施例3
[0269](DAC)
[0270]图31是描述根据实施例3的信号线驱动电路的图。其次，将参考图31描述使用根据实施例3的信号线驱动电路的电光装置200。对在与实施例1和2相同的配置部分给出相同的参考标记并且将不作出重复的描述。
[0271]在图31中示出的实施例的电光装置200中，在信号线驱动电路53中使用电容分割DAC，并且在DAC中使用在实施例1(图5)中详细描述的半导体电路。其它配置与实施例1大致相同。
[0272]如图31所示，本实施例的信号线驱动电路53包括4位数字数据驱动器(4位DAC534)。信号线驱动电路53包括包含未图示的晶体管电路等的选择电路531、包含第一位信号线B1S、第二位信号线B2S、第三位信号线B3S和第四位信号线B4S的数字视频信号线、第一锁存电路532、锁存脉冲线LP、第二锁存电路533、第一重置信号线RSl、基准电位线V0、第二重置信号线RS2、4位DAC 534、共用电位线471等。4位DAC 534的输出连接到信号线43。
[0273]4位DAC 534包括与第一位信号对应的第一位电容元件(通过Cl表示电容值)、与第二位信号对应的第二电容元件(通过C2表示电容值)、与第三位信号对应的第三位电容元件(通过C3表示电容值)和与第四位信号对应的第四位电容元件(通过C4表示电容值)。每个电容值满足Cl = C2/2 = C3/4 = C4/8的关系。可向数字视频信号线直接输入从显示信号供应电路32输出的数字视频信号。
[0274]第一位信号控制第一控制晶体管541的操作。经由第一重置晶体管551，对第一位电容元件充电基准电位。类似地，第二位信号控制第二控制晶体管542的操作。经由第二重置晶体管552，对第二位电容元件充电基准电位。类似地，第三位信号控制第三控制晶体管543的操作。经由第三重置晶体管553，对第三位电容元件充电基准电位。类似地，第四位信号控制第四控制晶体管544的操作。经由第四重置晶体管554，对第四位电容元件充电基准电位。
[0275]即使具有最小电容值的电容值Cl，也应当充分地增加超过信号线43的寄生电容的电容值、像素41的电容元件的电容值和液晶电容的电容值的总和，用于形成优良的显示。因此，这些位电容元件的电容值一般增加为像素41的电容元件的电容的10倍或以上，并且需要将较大的电容形成在像素41间距内(可替代地，在信号线43和与其相邻的信号线43之间
[0276]在本实施例中，将在实施例1中详细描述的半导体电路应用在4位DAC534。具体地，相对于第一位信号，在实施例1中描述的晶体管是第一控制晶体管541和第一重置晶体管551中的至少一个，并且在实施例1中描述的电容元件是第一位电容元件。类似地，相对于第二位信号，在实施例1中描述的晶体管是第二控制晶体管542和第二重置晶体管552中的至少一个，并且在实施例1中描述的电容元件是第二位电容元件。
[0277]类似地，相对于第三位信号，在实施例1中描述的晶体管是第三控制晶体管543和第三重置晶体管553中的至少一个，在实施例1中描述的电容元件是第三位电容元件。类似地，相对于第四位信号，在实施例1中描述的晶体管是第四控制晶体管544和第四重置晶体管554中的至少一个，在实施例1中描述的电容元件是第四位电容元件。借此，可以在信号线43之间的窄区域中形成数字数据驱动器，并且可以实现更高的精细化与使用数字驱动的灰阶表现的电光装置200。
[0278](其它电子设备)
[0279]虽然电光装置200采取上述配置，但作为合并电光装置200的电子设备的示例，除参考图1描述的投影仪以外，可以包括背投型电视、直观型电视、便携电话、便携音频装置、个人电脑、用于视频摄像机的监视器、汽车导航装置、呼叫器、电子记事本、计算器、文字处理器、工作站、视频电话、POS终端、数字静态相机。以此方式，实现设有根据实施例的具有高精度且抑制了显示不良的优良的电光装置的电子设备。
[0280]在将实施例的电光装置200并入全彩的移动平板终端中的情形中，因为4位数字数据驱动器被置入元件基板62中，并且数字视频信号从控制装置30被直接输入到电光装置200，所以可以在使电路配置简单的同时使消耗电力极小。因为电光装置200是高性能，移动平板终端是具有非常美的显示屏的良好的电子设备。根据实施例，可以实现设有具有高精度并且能使用数字驱动的灰阶表现的电光装置的电子设备。
[0281 ] 在此，本发明不限于上述实施例，可对上述实施例添加各种变更或改进等。
[0282]参考标记列表
[0283]20安装区域
[0284]30控制装置
[0285]32显示信号供应电路
[0286]33存储器电路
[0287]40显示区域
[0288]41像素
[0289]42扫描线
[0290]43信号线
[0291]44像素晶体管
[0292]45像素电极
[0293]46液晶
[0294]47共用电极
[0295]48遮光层
[0296]50驱动部
[0297]51驱动电路
[0298]52扫描线驱动电路
[0299]53信号线驱动电路
[0300]62元件基板
[0301]63对向基板
[0302]64密封材料
[0303]65第一配向膜
[0304]66第二配向膜
[0305]91第一电极
[0306]92第二电极
[0307]100投射型显示装置
[0308]HO照明光学系统
[0309]130投射光学系统
[0310]140投射表面
[0311]200电光装置
[0312]201第一面板
[0313]202第二面板
[0314]203第三面板
[0315]401第六导电膜
[0316]402基底绝缘膜
[0317]403半导体膜
[0318]404第一接触孔
[0319]405第七导电膜
[0320]406第一层间绝缘膜[0321 ]407第一保护膜
[0322]408第一导电膜
[0323]409第二保护膜
[0324]410第一介电膜
[0325]411第二导电膜
[0326]412第二接触孔
[0327]413第五导电膜
[0328]414第二层间绝缘膜
[0329]415第三接触孔
[0330]416第三导电膜
[0331]417第二介电膜
[0332]418第四导电膜
[0333]419第三层间绝缘膜
[0334]420第四接触孔
[0335]421第五接触孔
[0336]422第六接触孔
[0337]452像素电极中继电极
[0338]471共用电位线
[0339]472共用电位线中继电极
[0340]491第一电容元件
[0341]492第二电容元件
[0342]493第三电容元件
[0343]494第四电容元件
[0344]495第五电容元件
[0345]496第六电容元件
[0346]497第七电容元件
[0347]531选择电路
[0348]532第一锁存电路
[0349]533第二锁存电路
[0350]5344位 DAC
[0351]541第一控制晶体管
[0352]542第二控制晶体管
[0353]543第三控制晶体管
[0354]544第四控制晶体管
[0355]551第一重置晶体管
[0356]552第二重置晶体管
[0357]553第三重置晶体管
[0358]554第四重置晶体管
[0359]1401第五导电膜
[0360]1402基底绝缘膜
[0361]1403半导体膜
[0362]1404第一接触孔
[0363]1405第六导电膜
[0364]1406第一层间绝缘膜
[0365]1407第一保护膜
[0366]1408第一导电膜
[0367]1409第二保护膜
[0368]1410第一介电膜
[0369]1411第二导电膜
[0370]1412第三接触孔
[0371]1414第二层间绝缘膜
[0372]1415第二接触孔
[0373]1416第三导电膜
[0374]1417第二介电膜
[0375]1418第四导电膜
[0376]1419第三层间绝缘膜
[0377]1420第四接触孔
[0378]1421第五接触孔
[0379]1422第六接触孔
[0380]1452像素电极中继电极
[0381]1471共用电位线
[0382]1472共用电位线中继电极
[0383]1491第一电容元件
[0384]1492第二电容元件
[0385]1493第三电容元件
[0386]1494第四电容元件
[0387]1495第五电容元件
[0388]1496第六电容元件
[0389]1497第七电容元件
[0390]1531选择电路
[0391]1532第一锁存电路
[0392]1533第二锁存电路
[0393]15344位 DAC
[0394]1541第一控制晶体管
[0395]1542第二控制晶体管
[0396]1543第三控制晶体管
[0397]1544第四控制晶体管
[0398]1551第一重置晶体管
[0399]1552第二重置晶体管
[0400]1553第三重置晶体管[(ΜΟ?]1554第四重置晶体管
[0402]100透射型显示装置
[0403]HO照明光学系统
[0404]130透射光学系统
[0405]140透射表面
【主权项】
1.一种电光装置，其包括: 第一电容元件；以及 第二电容元件， 其中所述第一电容元件包括第一导电膜、第二导电膜的第一部分和布置在所述第一导电膜与所述第二介电膜之间的第一介电膜， 所述第二电容元件包括所述第一导电膜、所述第二导电膜的第二部分和所述第一介电膜，所述第一导电膜包括第一表面和与所述第一面交叉的第二表面， 所述第一部分被布置以便面对所述第一表面，并且 所述第二部分被布置以便面对所述第二表面。2.根据权利要求1所述的电光装置，其进一步包括: 第三电容元件， 其中所述第三电容元件包括第三导电膜、第四导电膜的第三部分和布置在所述第三导电膜与所述第四导电膜之间的第二介电膜， 所述第三导电膜包括第三表面;并且 所述第三部分被布置以便面对所述第三表面。3.根据权利要求2所述的电光装置， 其中所述第一电容元件与所述第三电容元件并联电连接。4.根据权利要求2或3所述的电光装置，其进一步包括: 第四电容元件， 其中所述第四电容元件包括所述第三导电膜、所述第四导电膜的第四部分和所述第二介电膜， 所述第三导电膜包括与所述第三表面交叉的第四表面，并且 所述第四部分被布置以便面对所述第四表面。5.根据权利要求4所述的电光装置，其进一步包括: 第五电容元件， 其中所述第五电容元件包括所述第三导电膜、所述第四导电膜的第五部分和所述第二介电膜，所述第三导电膜包括与所述第三导电膜的第三表面交叉且与所述第四表面不同的第五表面，并且 所述第五部分被布置以便面对所述第五表面。6.根据权利要求2至5中任一项所述的电光装置， 其中所述第一导电膜和所述第三导电膜的厚度是600纳米或以下。7.根据权利要求1至6中任一项的电光装置，其进一步包括: 扫描线； 信号线；以及 像素晶体管， 其中所述像素晶体管的栅极电连接到所述扫描线， 所述像素晶体管的源极和漏极中的一个电连接到所述信号线;并且 所述像素晶体管的所述源极和漏极中的另一个电连接到所述第二导电膜。8.—种电光装置，其包括: 晶体管； 第一电容元件； 第二电容元件；以及 第三电容元件， 其中所述第一电容元件包括第一导电膜、第二导电膜的第一部分和布置在所述第一导电膜与所述第二导电膜之间的第一介电膜， 所述第一导电膜包括第一表面， 所述第一部分被布置以便面对所述第一表面， 所述第二电容元件包括第三导电膜、第四导电膜的第二部分和布置在所述第三导电膜与所述第四导电膜之间的第二介电膜， 所述第三导电膜包括第二表面， 所述第二部分被布置以便面对所述第二表面， 所述第三电容元件包括所述第三导电膜、所述第四导电膜的第三部分和所述第二介电膜， 所述第三导电膜包括第三表面， 所述第三部分被布置以便面对所述第三表面， 绝缘膜覆盖所述晶体管的半导体膜， 所述第三表面的至少一部分开设在所述绝缘膜中，并且形成在接触孔的内部以用于将所述晶体管的源极和漏极中的一个或另一个与所述第二导电膜电连接，并且 所述晶体管的所述源极和漏极中的一个或另一个与所述第二导电膜通过第五导电膜电连接。9.一种电光装置，其包括: 晶体管； 第一电容元件； 第二电容元件；以及 第三电容元件， 其中所述第一电容元件包括第一导电膜、第二导电膜的第一部分和布置在所述第一导电膜与所述第二导电膜之间的第一介电膜， 所述第一导电膜包括第一表面， 所述第一部分被布置以便面对所述第一表面， 所述第二电容元件包括第三导电膜、第四导电膜的第二部分和布置在所述第三导电膜与所述第四导电膜之间的第二介电膜， 所述第三导电膜包括第二表面， 所述第二部分被布置以便面对所述第二表面， 所述第三导电膜包括所述第三导电膜、所述第四导电膜的第三部分和所述第二介电膜， 所述第三电容元件包括第三表面， 所述第三部分被布置以便面对所述第三表面， 绝缘膜覆盖所述晶体管的半导体膜， 在剖面视图中，所述第一导电膜被布置在所述半导体膜与所述第四导电膜之间，所述第二导电膜被布置在所述第一导电膜与所述第四导电膜之间，并且所述第三导电膜被布置在所述第二导电膜与所述第四导电膜之间，并且 所述第三表面的至少一部分开设在所述绝缘膜中，并且形成在接触孔的内部以用于将所述晶体管的源极和漏极中的一个或另一个与所述第二导电膜电连接。10.根据权利要求8或9所述的电光装置， 其中所述第一导电膜的第一表面和所述第二导电膜的第一部分中的至少一个覆盖所述晶体管。11.根据权利要求8至10中任一项所述的电光装置， 其中所述第三导电膜的第二表面和所述第四导电膜的第二部分中的至少一个覆盖所述第一电容元件。12.根据权利要求8、10或11中任一项所述的电光装置， 其中所述第三导电膜与所述第五导电膜电连接。13.根据权利要求9至11中任一项所述的电光装置， 其中所述第一电容元件与所述第二电容元件并联电连接。14.根据权利要求8至13中任一项所述的电光装置， 其进一步包括: 第四电容元件， 其中所述第四电容元件包括所述第一导电膜、所述第二导电膜的第四部分和所述第一介电膜， 所述第一导电膜包括第四表面， 所述第四部分被布置以便面对所述第四表面，并且 所述第一表面与所述第四表面交叉。15.根据权利要求8至14中任一项所述的电光装置， 其中在所述绝缘膜与所述第一导电膜之间布置第一保护膜。16.根据权利要求9至15中任一项所述的电光装置， 其进一步包括: 将所述第一导电膜与所述第四导电膜电连接的接触孔。17.根据权利要求8至16中任一项所述的电光装置， 其进一步包括: 扫描线； 信号线；以及 像素开关元件， 其中所述像素开关元件包括所述晶体管， 所述晶体管的栅极电连接到所述扫描线， 所述晶体管的源极和漏极中的一个电连接到所述信号线，并且所述晶体管的所述源极和漏极中的另一个电连接到所述第二导电膜。18.—种电子设备，其包括根据权利要求1至17中任一项所述的电光装置。
【文档编号】H01L27/04GK106068532SQ201580012760
【公开日】2016年11月2日
【申请日】2015年3月31日 公开号201580012760.7, CN 106068532 A, CN 106068532A, CN 201580012760, CN-A-106068532, CN106068532 A, CN106068532A, CN201580012760, CN201580012760.7, PCT/2015/1864, PCT/JP/15/001864, PCT/JP/15/01864, PCT/JP/2015/001864, PCT/JP/2015/01864, PCT/JP15/001864, PCT/JP15/01864, PCT/JP15001864, PCT/JP1501864, PCT/JP2015/001864, PCT/JP2015/01864, PCT/JP2015001864, PCT/JP201501864
【发明人】杉本阳平, 森胁稔
【申请人】精工爱普生株式会社