显示器的闸极驱动电路结构的制作方法
【技术领域】
[0001]本实用新型涉及驱动电路结构领域，更具体地说，涉及一种显示器的闸极驱动电路结构。
【背景技术】
[0002]在液晶显示器(Liquid Crystal Display)中，每个画素具有一个薄膜晶体管(TFT)，其闸极(Gate)连接至水平方向扫描线，汲极(Drain)连接至垂直方向的数据线，而源级(Source)则连接至画素电极。若在水平方向的某一条扫描在线施加足够的正电压，会使得该条在线所有的TFT打开，此时该条在线的画素电极会与垂直方向的资料线连接，而将数据在线的显示信号电压写入画素中，控制不同液晶的透光度进而达到控制色彩的效果O
[0003]目前液晶显示器的驱动电路主要是由面板外接IC来完成，使用的是CMOS制程。而GOA技术即Gate Driver on Array (数组基板行驱动技术)，是直接将闸极驱动电路(Gatedriver ICs)制作在数组(Array)基板上，来代替由外接娃芯片制作的驱动芯片的一种技术。该技术的应用可直接做在面板周围，减少制作程序，且降低产品成本与体积。
[0004]然而，随着面板分辨率越来越高的情况下，导致显示设备边框的面积一直不断的压缩。此时GOA驱动电路相对的必须缩小其面积，一般的做法是缩小薄膜晶体管与电容，但如此会导致电I!特性随之改变进而影响面板显示特性，例如有可能会造成驱动电路之驱动能力不足。
[0005]因此，本实用新型针对上述问题，提供了一种显示器的闸极驱动电路结构。
【实用新型内容】
[0006]本实用新型目的，是提供一种显示器之闸极驱动电路结构，藉由将闸极驱动电路的信号产生电路中的薄膜晶体管与电容重叠设置，而缩小信号产生电路的电路面积，以缩小整体闸极驱动电路的电路面积，进而达到显示器窄边框之功效。
[0007]为了达到上述所指称的各目的与功效，本实用新型揭示了一种显示器的闸极驱动电路结构，其包含复数信号产生电路，所述信号产生电路用于产生复数扫描信号，并输出所述扫描信号至显示面板，所述信号产生电路分别包含:薄膜晶体管，用以导通或截止，以输出所述扫描信号；绝缘层，位于所述薄膜晶体管的上方，所述绝缘层具有第一连接孔与第二连接孔；第一导电薄膜，位于所述绝缘层与所述薄膜晶体管的上方，并经所述第一连接孔电性连接第一金属层；以及第二导电薄膜，位于所述第一导电薄膜、所述绝缘层以及所述薄膜晶体管的上方，并经所述第二连接孔电性连接第二金属层；其中，所述第一导电薄膜与所述第二导电薄膜重叠于所述薄膜晶体管的上方，且所述第一导电薄膜与所述第二导电薄膜相隔一距离，以形成电容。
[0008]本创作更揭示了一种显示器之闸极驱动电路结构，其包含复数信号产生电路，所述信号产生电路用以产生复数扫描信号，并输出该些扫描信号至显示面板，所述信号产生电路分别包含:第一薄膜晶体管，所述第一薄膜晶体管的一端电性连接第一接点，所述第一接点位于第一金属层；第二薄膜晶体管，所述第二薄膜晶体管的一端位于第二金属层，所述第一金属层位于所述第二金属层的上方；绝缘层，位于所述第一薄膜晶体管与所述第二薄膜晶体管与第三薄膜晶体管的上方，所述绝缘层具有第一连接孔与第二连接孔；第一导电薄膜，位于所述绝缘层、所述第一薄膜晶体管、所述第二薄膜晶体管与所述第三薄膜晶体管的上方，并经所述第一连接孔电性连接所述第一接点与所述第二金属层；以及第二导电薄膜，位于所述第一导电薄膜、所述绝缘层、所述第一薄膜晶体管、所述第二薄膜晶体管与所述第三薄膜晶体管的上方，并经所述第二连接孔电性连接第二接点，所述第二接点位于所述第一金属层；其中，所述第一导电薄膜与所述第二导电薄膜重叠于所述第三薄膜晶体管的上方，且所述第一导电薄膜与所述第二导电薄膜相隔一定距离，以形成电容。
【附图说明】
[0009]下面将结合附图及实施例对本实用新型作进一步说明，附图中:
[0010]第I图为本实用新型的显示器的驱动系统的示意图；
[0011]第2图为本实用新型的一较佳实施例的闸极驱动电路的电路图；
[0012]第3图为本实用新型的一较佳实施例的信号产生电路的电路图；
[0013]第4图为习知信号产生电路的布局示意图；
[0014]第5图为习知信号产生电路的剖面图；
[0015]第6图为本实用新型的一较佳实施例的信号产生电路的布局示意图；
[0016]第7图为本实用新型的一较佳实施例的信号产生电路的剖面图；
[0017]第8图为本实用新型的另一较佳实施例的信号产生电路的剖面图。
[0018]其中，各部件的标号如下:
[0019]I显示器
[0020]10显示面板
[0021]12闸极驱动电路
[0022]121-124,221-222信号产生电路
[0023]1210上拉电路
[0024]1212下拉电路
[0025]14源极驱动电路
[0026]16时序控制电路
[0027]201、301、401基板
[0028]202,302半导体层
[0029]203、204、303、304电极
[0030]205、305、405绝缘层
[0031]206、207、306、307、406、 导电薄膜
[0032]407
[0033]208、209、308、309、408、 介电层
[0034]409
[0035]410第一接点
[0036]411端点
[0037]412第二接点
[0038]C1、C2电容
[0039]CLK频率信号
[0040]H1、H3第一连接孔
[0041]H2、H4第二连接孔
[0042]M1、M2、M3、M4、M5薄膜晶体管
[0043]MT1、MT2金属层
[0044]SC1-SC4扫描信号
[0045]STV启动信号
[0046]VSS参考电压端
【具体实施方式】
[0047]为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的【具体实施方式】。
[0048]请参阅第I图，其为本实用新型的显示器的驱动系统的示意图。如图所示，显示器I包含显示面板10、闸极驱动电路12、源极驱动电路14与时序控制电路16。闸极驱动电路12产生并传送复数(多个，下同)扫描信号至显示面板10，以驱动显示面板10。源极驱动电路14利用复数珈玛电压作为复数参考电压，并依据复数显示数据而选择该些参考电压以产生并传送复数数据信号至显示面板10。显示面板10依据该些数据信号而显示影像。时序控制电路16产生一扫描控制信号与一数据控制信号，并传送扫描控制信号至闸极驱动电路12及传送数据控制信号至源极驱动电路14，以控制闸极驱动电路12与源极驱动电路14传送该些扫描信号与该些数据信号至显示面板10的时序。
[0049]请参阅第2图，其为本实用新型的一较佳实施例的闸极驱动电路的电路图。如图所示，闸极驱动电路12包含复数信号产生电路121-124，该些信号产生电路121-124可分别为移位寄存器(Shift register)，该些信号产生电路121-124接收时序控制电路16输出之扫描控制信号的频率信号CLK与一启动信号STV，并依据频率信号CLK与启动信号STV，而依序产生并输出复数扫描信号SC1-SC4。
[0050]然而，由于闸极驱动电路12的该些信号产生电路121-124之间的连接方式有许多种，且其连接方式亦并非本实用新型之技术重点，因此本实用新型仅于第2图中介绍基本的该些信号产生电路121-124之连接方式，但并非用以限定本实用新型的技术。
[0051]请参阅第3图，其为本实用新型的一较佳实施例的信号产生电路的电路图。由于该些信号产生电路121-124之电路架构皆相同，因此本实用新型仅以信号产生电路121做说明。如图所示，信号产生电路121包含复数薄膜晶体管M1-M3、复数电容C1-C2、上拉电路1210与下拉电路1212。薄膜晶体管Ml的闸极耦接上拉电路1210，薄膜晶体管Ml的源极耦接下拉电路1212，而薄膜晶体管Ml的汲极接收频率信号CLK，薄膜晶体管Ml用以导通或截止，以输出扫描信号SCI。薄膜晶体管M2的闸极耦接薄膜晶体管Ml之闸极，薄膜晶体管M2的源极耦接参考电压端Vss。薄膜晶体管M3的闸极耦接薄膜晶体管M2的汲极，薄膜晶体管M3的汲极耦接薄膜晶体管Ml的闸极，薄膜晶体管M3的源极耦接参考电压端Vss。电容Cl耦接于薄膜晶体管Ml的闸极与源极之间。电容C2的端接收频率信号CLK，而其另一端耦接于薄膜晶体管M2的汲极与薄膜晶体管M3的闸极。
[0052]其中，本实施例之薄膜晶体管M1-M3为N型金氧半场效晶体管(N-MOSFET)，但本实用新型并不以此为限，薄膜晶体管M1-M3亦可置换为P型金氧半场效晶体管(P-MOSFET)。
[0053]请一并参阅第4、5图，第4图为习知信号产生电路的布局不意图，第5图为习知信号产生电路的剖面图(剖面线A-A’的剖面图)。如第4图所示，习知信号产生电路221-222的布局方式是将电容Cl设置在薄膜晶体管Ml旁，而将电容C2设置在薄膜晶体管M2-M5旁，其中薄膜晶体管M4与M5为上拉电路1210与下拉电路1212内部之晶体管。