专利名称：采用光学邻近校正目标的掩膜系统及其制造方法
技术领域：
本发明涉及集成电路系统，尤其涉及一种由采用大体呈圆形的光学邻近校正 (optical proximity correction ；0PC)目标的掩膜系统形成的集成电路系统。
背景技术：
集成电路在当今的许多消费类电子产品中，例如手机、摄像机、便携式音乐播放 器、打印机、计算机等都有应用。集成电路可包括主动组件、被动组件及其互连的结合。光刻(photolithography)是集成电路制造的基本制程，其包括根据要形成的集 成电路的设计和布局对半导体晶圆的表面进行图案化。在集成电路中，通过光刻形成的一 个主要特征是接触孔结构。随着高性能集成电路的技术节点不断缩小，这些接触孔的一致性变得越来越重 要。不幸的是，随着技术节点不断缩小，光学邻近效应(optical proximity effects)，例如 光衍射(diffraction)和干涉(interference)，严重影响了这些接触孔结构的一致性。因 此，半导体产业开发出光学邻近校正(optical proximity correction ；0PC)以补偿光学邻 近效应。尽管在设计级和晶圆级期望的接触孔结构特征通常为圆形，但0PC技术通常在正 方形上执行。因此，现有的方法采用正方形0PC目标，通过投影光学系统的频率滤波效果在 印刷特征中引入圆角，从而进行圆孔印刷。应用于正方形0PC目标的传统0PC技术包括在 边缘和尺寸偏置处添加衬线(serif)，以确保印刷特征在容许范围内。遗憾的是，随着半导体产业向更小尺寸发展，用于接触孔的传统0PC方法的工艺 窗口(process window)的增益变得非常有限。此外，接触孔遇到的例如旁瓣印刷(side lobe printing)、接触孑L缺失(missingcontact hole)、图案保真度(pattern fidelity)等 其它问题进一步影响了接触孔图案化的工艺窗口。此外，随着集成电路尺寸变得越来越小， 投影光学系统的低通滤波效果所导致的图像保真度损失变得尤为突出。因此需要可靠的掩膜系统和制造方法以及可靠的集成电路系统和制造方法，以提 升接触孔图案化的图像保真度和工艺窗口。鉴于日益加剧的商业竞争压力以及不断增长的 消费者预期和市场上产品差异化的日渐缩小，解决上述问题变得极为迫切。此外，降低成 本、提高效率和性能以及应付竞争压力的需要更增加了解决上述问题的紧迫性。长期以来人们一直在试图解决上述问题，但现有发展未给出任何教导或启示，因 此，上述问题一直未能得到解决。
发明内容
本发明提供一种掩膜系统的制造方法，包括提供设计数据；自该设计数据生成 大体呈圆形的光学邻近校正(optical proximitycorrection ；0PC)目标；偏置(biasing) 该大体呈圆形的0PC目标的部分；以及在通过所述偏置该大体呈圆形的0PC目标的部分而 产生的形状基础上生成掩膜数据。
在本发明的某些实施例中，在上述步骤或组件之外还可具有其它步骤或组件，或 者采用其它步骤或组件替代上述步骤或组件。本领域的技术人员在参照附图阅读下列详细 说明之后将明白所述步骤或组件。
图1显示依据本发明实施例采用掩膜系统对集成电路系统图案化的光刻系统的 基本组件的等距视图。图2显示0PC的示例流程图。图3显示依据本发明实施例生成大体呈圆形的掩膜孔径的示例流程。图4显示相对大体呈圆形的图案由正方形图案所产生的空间图像光强(aerial image intensity)的图形对比。图5显示大体呈圆形的图案相较正方形图案的跨间距关键尺寸(critical dimension)(空间图像)模拟图。图6显示大体呈圆形的图案相较正方形图案的跨间距聚焦深度(cbpth of focus) (空间图像)模拟图。图7显示现有技术形成的密间距和宽间距正方形特征的工艺窗口模拟图。图8显示依据本发明实施例的0PC流程形成的密间距和宽间距大体呈圆形的特征 的工艺窗口模拟图。图9显示呈交错结构的正方形图案和大体呈圆形的图案的空间图像轮廓模拟图。图10显示呈交错结构的正方形图案和大体呈圆形的图案的空间图像轮廓模拟图 以及空间图像光强模拟图。图11显示依据本发明实施例的掩膜系统的制造方法流程图。
具体实施例方式下面详细描述实施例以使本领域的技术人员能够制造和使用本发明。基于本揭露 可使其它实施例显而易见，并且可作系统、流程或机械的变化而不背离本发明范围。下面的描述中给出诸多特定细节以利于充分理解本发明。不过，显而易见的是可 在不具有这些特定细节的情况下实施本发明。为避免模糊本发明，对一些已知的电路、系统 架构和流程步骤地均不作详细揭露。显示系统实施例的附图是半示意图，并非按比例绘制。更详细地说，为清楚起见， 图中对一些尺寸进行放大显示。同样，尽管为描述方便，附图部分的视图通常都显示类似的 方位，但图中的此类描述大多是随意的。一般而言，可在任意方位下执行本发明。出于清楚、简化和便于理解的目的，对于所揭露的具有一些共同特征的多个实施 例，彼此类似的特征通常采用类似的参考标记。需要说明的是，这里将术语“水平面”定义为在不考虑方位的情况下，与基板传统 平面或表面平行的平面。术语“垂直”指垂直于所述水平面的方向。“上方”、“下方”、“底 部”、“顶部”、“侧面”、“高于”、“低于”等术语都相对所述水平面定义，如附图所示。这里所用的术语“制程”包括形成所描述结构所需的金属或光阻材料的沉积、图案 化、曝光、显影、蚀刻、清洗和/或所述材料或光阻材料的移除等步骤。
这里所用的术语“上面”指组件之间直接接触。这里所用的术语“例子”或“示例，，是指举例说明。并不一定将“例子”或“示例，， 的实施例解释为优于其它设计或实施例。术语“层”除非特别指出，否则包括单个和复数个。这里所用的术语“掩膜”和“光罩”可互换，均适用于通过光刻形成图案的系统或方法。图1-10及以下描述，示例非限制性的范例，关于用于制造掩膜系统和/或集成电 路系统的一个或多个系统或制造方法，但其不应解释为限制本发明。应当理解的是，已知的 多个制程可在图2、3之前或之后执行的现有技术中，这里不作重复。而且，应当理解的是， 可对下述制程作修改、添加和/或省略而不背离所请求保护主体的范围。例如，下述制程和 /或实施例可包括更多或更少的步骤或其它步骤。此外，可以任意顺序执行步骤而不背离本 发明的范围。而且，应当了解的是，本发明的集成电路系统可包括任意数目的主动组件(例如 多电极设备，其中，通过在控制电极施加电压而对两个指定电极之间的电流进行控制或调 节)和/或被动组件及其互连。一个或多个主动组件例如可包括，但不限于，n沟道场效应 晶体管(NFET)、p沟道场效应晶体管(PFET)、互补金属氧化物硅(CMOS)结构、单栅晶体管、 多栅晶体管、鳍式场效应管(fin-FET)或环栅晶体管。一个或多个被动组件例如可包括，但 不限于，通过改变制程技术形成的具有不同电阻值的电阻设备。所述互连例如可包括，但不 限于，一个或多个接触孔结构。此外，应当理解，可在一个媒介上一次准备一个或多个集成 电路系统，并可在以后的制造阶段将其分为单个或多个集成电路封装组件。而且，应当理解，通过这里所述的实施例制造的集成电路系统可应用于众多电子 系统，例如处理器部件、存储器部件、逻辑部件、数字部件、模拟部件、混合信号部件、电源部 件、射频部件(例如RF CMOS电路)、数字信号处理器部件、微机电部件、光学传感器部件等 等，并可根据实际需要进行多种构造和布置。应当理解的是这里所用的定义和术语仅为示例，并且本领域的技术人员很容易了 解，可使用其它定义和术语来描述这里所述的技术、系统、设备和方法。一般来说，下述实施例涉及掩膜系统，该掩膜系统包括通过圆形0PC目标形成的 特征。在至少一个实施例中，可将0PC目标径向分割，并使该0PC目标的某些部分偏置。这里的掩膜系统可包括与即将集成到晶圆或基板的电路组件相对应的几何形 和/或多角形图案。所述用于创建掩膜的图案可通过计算机辅助设计(computer-aided design ；CAD)程序，例如电子设计自动化(electronic design automation ；EDA)软件程序 生成。大多数CAD程序遵循一套预定的设计规则，以使设计人员能够创建功能性掩膜。这 些规则通常由制程和设计限制确定。例如，设计规则可定义电路组件(例如栅、电容器等) 或接触孔的空间公差(tolerance)，以确保这些电路设备或接触孔之间不会以不期望的方 式发生交互作用。设计规则限制通常称为“关键尺寸” (critical dimensions ;CD)。例如， 可将电路的关键尺寸定义为接触孔的最小宽度和/或两接触孔之间所允许的最小空间。图1显示依据本发明实施例的光刻系统100的基本组件的等距视图，该光刻系统 100用于图案化集成电路系统102。光刻系统100包括辐射源104、辐射光束106、聚光器108、掩膜系统110、投影光学系统(projection optics) 112以及步进机(st印per) 114。通常，辐射源104发出的辐射光 束106照射掩膜系统110，并将掩膜系统110的图案投影到涂布于基板118的光阻材料116 上。该辐射源104例如可包括任意形式的可作为带电粒子波或带电粒子流传播的轴上或轴 外能量。从图示可明显看出，辐射源104发出的辐射光束106经过聚光器108投射在掩膜 系统110上。某些实施例中，聚光器108可包括光学透镜，反射镜和孔径，例如狭缝，以控制 辐射光束106并将其引导至掩膜系统110上经精确定义的区域中。通过掩膜系统110后，辐射光束106载有关于形成于掩膜系统110上的图案的信 息。投影光学系统112使所述图案成像于基板118上方的光阻材料116上。投影光学系统 112可包括反射镜、透镜、滤镜、孔径以及其它光学设备，以将辐射光束106导引至集成电路 系统102上。应当理解的是光阻材料116可包括任意类型的能量敏感膜，例如负型光阻、正型 光阻或化学放大型光阻，其通过现有技术沉积，这里不作重复。此外，应当理解的是，光阻材 料116可包括经一次或多次图案化的一层或多层，其经量测的⑶宽度在45纳米以下。而 且，本领域的技术人员将了解，可采用附加层，例如助粘剂(primer)、顶部抗反射涂层和/ 或底部抗反射涂层等促进光阻材料116的显影。曝光光阻材料116后，烘烤并显影基板118，而造成光阻材料116覆盖的区域和不 被其覆盖的互补区域。掩膜系统110产生的图案可用于制造集成电路系统102内的集成电 路组件。经过多个半导体制程步骤之后，包括多个附加图案化操作之后，可将基板118分成 (切割)单个或多个半导体组件。形成于基板118上的每个集成电路系统102都可包括许多不同的层。这些不同的 层可包括金属化层、半导体层、介电层、阻挡层等。这些不同的层可具有不同的图案，这些图 案定义电路部件，例如主动组件、被动组件及其互联。可利用单个多层光罩或多个多层光罩 在一系列成像操作中对不同的图案和/或层进行成像。应当理解的是，上述光刻系统100仅为示例性质，并非意图限制本发明。图2示例0PC的流程图200。流程图200描述的0PC流程的目标为图1的掩膜系 统110和基板118上大体呈圆形的图案。为描述目的，流程图200将先前采用圆形图案目 标的方法和本实施例的0PC流程作了对比。本领域的技术人员应当了解，流程图200为概 括示意图，可加入其它步骤，或者删除或修改现有步骤。从流程图200可见，先前的0PC流程方法中，尽管在流程的0PC部分采用正方形图 案目标，但该方法在晶圆上印刷圆形图案。不过，本领域的技术人员应当了解，在小特征尺 寸时，掩膜上先前方法的正方形图案的尖锐边缘将影响图像保真度，并导致较小的工艺窗 口。本发明人发现，与传统的正方形0PC目标相比，采用大体呈圆形的0PC目标可改进图像 保真度和工艺窗口参数。流程图200中，首先在步骤202，生成描述集成电路布局图案的设计数据203。该 集成电路布局图案可模型化集成电路系统中主动组件、被动组件和/或其互联设计。在至 少一实施例中，该集成电路布局图案可模型化一个或多个孤立的、半密集或密集阵列的接 触孔的设计。在这种情况下，所述接触孔设计可包括多角形特征和/或大体呈圆形的多角 形特征。步骤202中，先前方法和当前的0PC流程都可包括圆形设计。
步骤204中，将步骤202的设计数据转换为数据库文件格式，例如图形数据系统 II (graphic data system II ；⑶SII)。应当理解的是，该数据库文件格式可以层次化形式 表示用于创建图1的掩膜系统110的集成电路布局图案的平面几何和/或多角形状以及其 它信息。通常将步骤204称作掩膜数据准备的“图形数据系统输入”(GDS in)部分。本领 域的技术人员应当了解，先前的方法通常在“GDS in”阶段将步骤202的圆形设计图案转换 为正方形特征。与先前方法不同，在至少一实施例中，当前所提出的0PC流程可通过在“⑶S in” 阶段形成大体呈圆形的特征来保留步骤202生成的圆形设计图案。在其它实施例中，当前 所提出的0PC流程可在“GDSin”阶段将步骤202中生成的圆形设计图案转换为正方形特征。 本领域的技术人员应当了解，步骤204中所选择的形状或构造可取决于特定制程的优化。接着，在步骤206中，对步骤204创建的数据进行0PC处理。由流程图200可以看 出，在步骤206中，先前的方法形成的0PC目标为正方形特征。与先前方法不同，在步骤206 中，当前所提出的0PC流程自设计数据203和/或接触孔设计生成大体呈圆形的0PC目标 207。在至少一实施例中，在步骤206生成的大体呈圆形的0PC目标207可包括多角形特征 和/或大体呈圆形的多角形特征。在步骤208，将步骤206创建的大体呈圆形的0PC目标207的数据传送至掩膜数 据准备的“图形数据系统输出”(⑶S out)部分(例如⑶SII文件格式)。步骤208的数据 还可称为“tape-out”数据或掩膜数据209，其用以制作掩膜系统110，从而生产成品集成电路。在至少一实施例中，通过大体呈圆形的0PC图案目标在掩膜系统110上生成的 “⑶S out”图案可为大体呈圆形的孔径。在其它实施例中，通过大体呈圆形的0PC图案目标 在掩膜系统110上生成的“⑶Sout”图案可为大体呈圆形的孔径，并且径向延伸该大体呈圆 形的图案的圆弧以偏置该0PC目标和/或“⑶S out”图案的某些部分。本领域的技术人员应当了解，为提升步骤206中生成的0PC目标的可制造性，步骤 208的“⑶S out”图案设计可采用0PC技术更改掩膜布局图案，从而在晶圆上正确创建期望 的目标图案。例如，步骤208可包括对布局进行几何和/或多角处理，从而提升设计的可制 造性。应当理解的是，步骤208中采用的0PC技术有助于提升大体呈圆形的0PC目标207 的图像保真度和工艺窗口。在步骤210，通过掩膜系统110上形成的“⑶S out”数据图案在图1的晶圆或基板 118上制作图像。本领域的技术人员应当了解，在掩膜写入程序期间，步骤202至208产生的大体呈 圆形的掩膜图案可为多角形，而不是完美的圆形。不过，应当理解的是，与先前方法的正方 形构造相比，当前0PC流程形成的多角形构造在边缘渐进过渡，从而提升了图像保真度。而且，本领域的技术人员应当了解，可对流程图200所描述的流程进行调整并不 断重复，直到在晶圆上产生的图像落入可接受的公差值。图3示例依据本发明实施例生成大体呈圆形的掩膜孔径的流程图。应当理解的 是，尽管这里仅描述单个特征(例如接触孔设计)，但该流程可应用于所述特征呈孤立、半 密集或密集构造的情况。本领域的技术人员应当了解，该示例流程为概括示意图，可添加其 它步骤，或删除或修改现有步骤。
步骤302中，生成描述集成电路布局图案的设计数据203。在至少一实施例中，设 计数据203可模型化和/或表示接触孔设计和/或图案。在这种情况下，所述接触孔设计 和/或图案可包括正方形、长方形和/或圆形设计。步骤304中，基于步骤302所提供的设计和/或图案信息而生成大体呈圆形的0PC 目标207。在至少一实施例中，步骤304所生成的大体呈圆形的0PC目标207可包括多角 形特征和/或大体呈圆形的多角形特征。应当理解的是，可使用层次化形式的平面几何和 /或多角形状创建该大体呈圆形的0PC目标207。在步骤306，采用径向分割方法分割步骤304生成的大体呈圆形的0PC目标207， 从而在该大体呈圆形的0PC目标207中形成两个或两个以上相等的分区或彼此不等的分 区，例如部分307。在至少一实施例中，可将步骤304生成的大体呈圆形的0PC目标207分 割为大致相等的多个部分307，这些307呈三角楔形，自大体呈圆形的目标207的中心延伸 至周边。步骤308中，选择性偏置该大体呈圆形的0PC目标207的一个或多个部分307，从 而形成偏置部309。一般来说，可通过径向延伸一个或多个部分307沿圆形0PC目标的周边 的圆弧来偏置该部分307。换句话说，自0PC目标207的中心点向外延伸该部分307的周界 以偏置该部分307，同时保持该部分307在该0PC目标207内的尺寸。在至少一实施例中， 呈偏置形式的部分307彼此之间大致等距离，不过也可采取其它构造。应当理解的是，可参 照邻近的特征分布对所述部分307进行选择性偏置。步骤310中，可基于步骤308产生的形状而生成用于图1的掩膜系统110的“⑶S out”数据。本领域的技术人员应当了解，在掩膜系统110上产生的图像可包括轮廓大体映 照步骤308中所产生的形状的周边的孔径。通常可将“⑶S out”数据称作掩膜数据209。图4示例正方形图案与大体呈圆形的图案所产生的空间图像光强(aerial image intensity)的图形对比。该示例图中“Y”轴表示光强，“X”轴表示以纳米为单位的位置。 该示例图描述本实施例的圆形图案所产生的空间图像光强高出先前技术的正方形图案所 产生的空间图像光强的程度。某些情况下，所述圆形图案产生的空间图像光强比正方形图 案产生的空间图像光强平均高出30%。图5示例大体呈圆形的图案相较正方形图案的跨间距关键尺寸(critical dimension;⑶)(空间图像)模拟图。该示例图中“Y”轴表示关键尺寸，单位为纳米，“X”轴 表示间距，单位为纳米。在此模拟中，对正方形图案和圆形图案都作了尺寸偏置，其目标⑶ 为80纳米。采用了针对130纳米的正方形和圆形接触阵列的优化照明条件，并且对两种形 状所用的条件相同。由结果可看出，对于本实施例的圆形图案，CD波动较少，并且跨间距具 有良好的⑶控制。因此证明，与先前方法的正方形目标图案相比，在“⑶S in”、0PC、“⑶S out”和/或掩膜级产生的大体呈圆形的图案可提升接触阵列图案的成像质量。本领域的技术人员应当了解，在350纳米间距之外，正方形接触阵列未显示充分 的图像对比度且未定义⑶。图6显示大体呈圆形的图案相较正方形图案的跨间距聚焦深度(空间图像)模拟 图。该示例图中“Y”轴表示聚焦深度(cbpth of focus ；D0F)，单位为纳米，“X”轴表示间距， 单位为纳米。在此模拟中，对于圆形和正方形接触阵列，聚焦深度都随着间距的增加而降 低。不过，与先前方法的正方形图案相比，本实施例的圆形图案的聚焦深度平均提升20%。因此证明，与正方形图案相比，在“⑶S in”、0PC、“⑶Sout”和/或掩膜级产生的大体呈圆形 的图案可提升接触阵列图案的成像质量。图7显示现有技术形成的密间距(130纳米)和宽间距(300纳米)正方形特征的 工艺窗口模拟示例图。图8显示依据本发明实施例的OPC流程形成的密间距(130纳米)和宽间距(300 纳米)大体呈圆形的特征的工艺窗口模拟示例图。值得注意的是，与先前方法产生的图6 的正方形图案相比，本实施例产生的圆形图案的工艺窗口提升约28%。图9显示呈交错结构的正方形图案和大体呈圆形的图案的空间图像轮廓模拟图。 应当理解的是，正方形目标图案指的是先前方法，圆形目标图案指的是本实施例的OPC流 程。本领域的技术人员应当了解，圆形目标图案的概念可延伸至设计中经常遇到的周期和 非周期结构。空间图像轮廓图描述三种不同情况的交错接触结构，在例(a)中，X和Y分离尺寸 为130纳米；在例(b)中，X和Y分离尺寸为150纳米；在例(c)中，X和Y分离尺寸为130 纳米和150纳米。应当理解的是，模拟了针对130纳米的正方形和圆形接触阵列的优化照 明条件，并且对两种形状所用的条件相同。由图示可见，与先前方法产生的正方形目标图案相比，当前的OPC流程产生的圆 形目标图案提升了图像对比度。例如，在例(b)中，正方形目标图案中印刷有旁瓣(side lobe)900，而在圆形目标图案则未观察到。不希望局限于任何特定理论，本发明人相信正方 形目标图案的正方形边缘趋向于使更多的光绕射离开主特征，以致围绕该主特征形成旁瓣 900。本发明人已发现，本实施例的圆形目标图案中，圆形目标在边缘渐进过渡，从而降低了 远离主特征发生绕射的光量，进而提升了图像保真度。而且，在例(c)中，当前实施例产生的圆形目标图案可针对围绕中心/主孔或特征 的所有接触孔进行更好的CD控制。本领域的技术人员应当了解，所述正方形目标图案的CD 误差大于所述圆形目标图案的CD误差。图10显示呈交错结构的正方形图案和大体呈圆形的图案的空间图像轮廓模拟图 以及空间图像光强模拟图。在例(a)的交错结构中，X和Y分离尺寸为130纳米；在例(b) 的交错结构中，X和Y分离尺寸为150纳米；在例(c)的交错结构中，X和Y分离尺寸为130 纳米和150纳米。由图示可见，与先前技术的正方形目标图案相比，当前的OPC流程的圆形目标图 案提升了图像对比度。例如，例(a)中，本实施例制作的圆形目标图案的空间图像光强高于 正方形目标图案的空间图像光强。某些情况下，所述圆形目标图案产生的空间图像光强比 正方形图案产生的空间图像光强平均提升30%。而且，例(b)中，正方形目标图案的空间图像光强图显示有旁瓣900，其峰值约在 正150纳米或负150纳米处。圆形目标图案的相应模拟曲线中，在正150纳米或负150纳 米处的空间图像光强不到正方形目标图案相应值的三分之一。因此，采用本实施例的圆形 目标图案大大降低了旁瓣900的发生率。此外，在例(c)中，圆形目标图案产生的空间图像 光强比正方形目标图案产生的空间图像光强平均提升25%。概括而言，图9和图10显示，与正方形目标图案相比，大体呈圆形的目标OPC图案 产生的图像对比度得以大大提升。而且，图8和图9显示，与正方形目标图案相比，大体呈圆形的OPC目标图案形成的空间图像结果具有更好的图像对比度，从而使得圆形目标图案 图像具有较好的工艺窗口和⑶控制。图11显示依据本发明实施例制造图1的掩膜系统110的方法1100流程图。方法 1100包括在方块1102中，提供设计数据；在方块1104中，自该设计数据生成大体呈圆形 的OPC目标；在方块1106中，偏置该大体呈圆形的OPC目标的部分；以及在方块1108中，在 通过所述偏置该大体呈圆形的OPC目标的部分而产生的形状基础上生成掩膜数据。所述方法、流程、装置、设备、产品和/或系统简单明了、经济有效、灵活多变、精 确、灵敏而有效，可适应现有组件进行简单、有效、经济的制造、应用和使用。本发明具有诸多优点。一个优点是大体呈圆形的OPC目标改进了图案化接触孔设 计的工艺窗口和⑶控制。本发明通过选择大体呈圆形的OPC目标的部分进行偏置，有助于改进图案化接触 孔设计的工艺窗口和⑶控制。与正方形特征相比，本发明通过形成大体呈圆形特征的OPC目标有助于提升接触 孔设计的空间图像光强。与正方形特征相比，本发明通过形成大体呈圆形特征的OPC目标有助于接触孔设 计的跨间距⑶控制。与正方形特征相比，本发明通过形成大体呈圆形特征的OPC目标有助于改进接触 孔设计的跨间距聚焦深度。与正方形特征相比，本发明通过形成大体呈圆形特征的OPC目标有助于避免形成旁瓣。本发明的再一个重要优点是其提供并符合降低成本、简化系统、提高性能的历史 性发展趋势。因此，本发明的上述以及其它优点因此进一步提升了技术水平。尽管本文结合特定实施例描述了本发明，应当理解的是，本领域技术人员可根据 上述说明进行替换和更改。因此，所有此类替换和变更均落入权利要求范围。上述内容或 附图所示内容均为描述性质，而非限制本发明。
权利要求
一种掩膜系统的制造方法，包括提供设计数据；自该设计数据生成大体呈圆形的光学邻近校正目标；偏置该大体呈圆形的光学邻近校正目标的一部分；以及在通过所述偏置该大体呈圆形的光学邻近校正目标的部分而产生的形状的基础上生成掩膜数据。
2.如权利要求1所述的掩膜系统的制造方法，其中，所述提供设计数据包括提供多角 形特征。
3.如权利要求1所述的掩膜系统的制造方法，其中，所述生成大体呈圆形的光学邻近 校正目标包括生成多角圆形。
4.如权利要求1所述的掩膜系统的制造方法，其中，所述偏置该大体呈圆形的光学邻 近校正目标的一部分包括呈偏置形式的部分彼此之间的距离大致相等。
5.如权利要求1所述的掩膜系统的制造方法，其中，所述生成掩膜数据包括生成用于 所述掩膜系统的图形数据系统输出图案。
6.一种掩膜系统的制造方法，包括提供接触孔设计；生成该接触孔设计的大体呈圆形的光学邻近校正目标；分割该大体呈圆形的光学邻近校正目标；偏置该大体呈圆形的光学邻近校正目标的一部分；以及在通过所述偏置该大体呈圆形的光学邻近校正目标的部分而产生的形状基础上生成 掩膜数据。
7.如权利要求6所述的掩膜系统的制造方法，其中，所述提供接触孔设计包括提供圆 形特征。
8.如权利要求6所述的掩膜系统的制造方法，其中分割该大体呈圆形的光学邻近校正 目标包括将该大体呈圆形的光学邻近校正目标分成多个大致相等的分区。
9.如权利要求6所述的掩膜系统的制造方法，其中，所述偏置该大体呈圆形的光学邻 近校正目标的一部分包括偏置多个部分。
10.如权利要求6所述的掩膜系统的制造方法，其中，所述在偏置该大体呈圆形的光学 邻近校正目标的一部分而产生的形状基础上生成掩膜数据有助于避免形成旁瓣。全文摘要
本发明涉及采用光学邻近校正目标的掩膜系统及其制造方法。一种掩膜系统的制造方法，包括提供设计数据；自该设计数据生成大体呈圆形的光学邻近校正(optical proximity correction；OPC)目标；偏置该大体呈圆形的光学邻近校正目标的部分；以及在通过所述偏置该大体呈圆形的光学邻近校正目标的部分而产生的形状基础上生成掩膜数据。
文档编号G03F1/14GK101887215SQ20101017679
公开日2010年11月17日 申请日期2010年5月12日 优先权日2009年5月13日
发明者K·K·C·梁, K·T·谢, L·L·毛, L·M·Y·贵, S·C·玉 申请人:新加坡格罗方德半导体制造私人有限公司