有源矩阵基板和具备该有源矩阵基板的显示装置的制作方法

本发明涉及具备有源矩阵基板和具备该有源矩阵基板的显示装置，详细地说，涉及用于保护有源矩阵基板使其不受静电影响的构成。

背景技术：

提出了保护配置在显示区域内的电路元件使其不受静电影响的显示装置。这种显示装置例如公开于特开昭63-10558号公报中。

在上述公报中，形成有多个由扫描线和信号线包围的区域。该多个区域配置成矩阵状。在各区域中配置显示元件和有源元件。由此，形成像素。在扫描线与地线之间以及在信号线与地线之间配置开关元件。利用开关元件保护有源元件使其不受静电影响。

技术实现要素：

在上述公报中，开关元件配置在显示区域外。因此，难以使在显示区域的周围形成的边框区域的宽度变窄。

本发明的目的是提供能保护有源矩阵基板使其不受静电影响并且能使边框区域变窄的有源矩阵基板和具备该有源矩阵基板的显示装置。

本发明的实施方式的有源矩阵基板具备多个第1配线、多个第2配线以及保护部。多个第1配线形成在显示区域内。多个第2配线形成在显示区域内，与多个第1配线交叉。保护部保护有源矩阵基板使其不受静电影响。保护部包含：多个第1保护电路；以及导电部。多个第1保护电路在显示区域内与多个第1配线分别连接。导电部在显示区域内与多个第1保护电路分别连接。多个第1保护电路各自根据该第1保护电路所连接的第1配线的电位，容许该第1配线和导电部之间的通电。

本发明的实施方式的显示装置具备上述有源矩阵基板。

本发明的实施方式的有源矩阵基板和显示装置能保护有源矩阵基板使其不受静电影响，并且能使边框区域变窄。

附图说明

图1是表示第1实施方式的液晶显示装置的概略构成的示意图。

图2是表示图1所示的有源矩阵基板的概略构成的一例的示意图。

图2A是表示图1所示的有源矩阵基板的概略构成的另一例的示意图。

图3是保护电路的电路图。

图4是保护电路的电路图。

图5是表示保护电路的概略构成的俯视图。

图6是表示保护电路的概略构成的截面图。

图7A是应用例1的保护电路的电路图。

图7B是应用例2的保护电路的电路图。

图7C是应用例3的保护电路的电路图。

图7D是应用例4的保护电路的电路图。

图8A是表示应用例4的保护电路的概略构成的俯视图。

图8B是表示应用例4的保护电路的概略构成的截面图。

图8C是表示应用例4的保护电路的变形例的概略构成的俯视图。

图9是表示液晶的动作模式是MVA模式的情况下的像素电极和保护配线的关系的一例的俯视图。

图9A是表示液晶的动作模式是MVA模式的情况下的像素电极和保护配线的关系的另一例的俯视图。

图10是表示液晶的动作模式是PVA模式的情况下的像素电极和保护配线的关系的一例的俯视图。

图11是表示液晶的动作模式是PSA模式的情况下的像素电极和保护配线的关系的一例的俯视图。

图11A是表示液晶的动作模式是PSA模式的情况下的像素电极和保护配线的关系的另一例的俯视图。

图12是表示液晶的动作模式是UV²A模式的情况下的像素电极和保护配线的关系的一例的俯视图。

图12A是表示液晶的动作模式是UV²A模式的情况下的有源矩阵基板侧的取向膜的取向方向之中的1个像素内的取向方向的示意图。

图12B是表示液晶的动作模式是UV²A模式的情况下的相对基板侧的取向膜的取向方向之中的1个像素内的取向方向的示意图。

图12C是表示液晶的动作模式是UV²A模式的情况下的被施加了电压时的液晶分子的取向方向之中的1个像素内的液晶分子的取向方向的示意图。

图12D是表示液晶的动作模式是UV²A模式的情况下的像素电极和保护配线的关系的另一例的俯视图。

图13是表示液晶的动作模式是IPS模式的情况下的像素电极和保护配线的关系的一例的俯视图。

图14是表示液晶的动作模式是FFS模式的情况下的像素电极和保护配线的关系的一例的俯视图。

图14A是表示液晶的动作模式是FFS模式的情况下的保护电路和保护配线的关系的一例的俯视图。

图14B是表示液晶的动作模式是FFS模式的情况下的保护电路和共用电极的关系的一例的截面图。

图15是表示液晶的动作模式是FFS模式的情况下的像素电极和保护配线的关系的另一例的俯视图。

图15A是表示液晶的动作模式是FFS模式的情况下的像素电极和保护配线的关系的另一例的俯视图。

图16是表示第2实施方式的液晶显示装置的概略构成的示意图。

图17是表示图16所示的有源矩阵基板的概略构成的示意图。

图18是表示图16所示的有源矩阵基板的概略构成的示意图。

图19是表示栅极驱动器的等价电路的一例的图。

图20是表示图19所示的栅极驱动器的显示区域内的配置的示意图。

图21是图19所示的栅极驱动器控制栅极线的电位时的时序图。

图22是表示图16所示的有源矩阵基板的概略构成的示意图。

图23是表示具有矩形以外的形状的显示面板的一例的示意图。

图24是表示具有矩形以外的形状的显示面板的一例的示意图。

图24A是表示图24的面板的一部分的示意图。

具体实施方式

本发明的实施方式的有源矩阵基板具备多个第1配线、多个第2配线以及保护部。多个第1配线形成在显示区域内。多个第2配线形成在显示区域内，与多个第1配线交叉。保护部保护有源矩阵基板使其不受静电影响。保护部包含：多个第1保护电路；以及导电部。多个第1保护电路在显示区域内与多个第1配线分别连接。导电部在显示区域内与多个第1保护电路分别连接。多个第1保护电路各自根据该第1保护电路所连接的第1配线的电位，容许该第1配线和导电部之间的通电。

在上述有源矩阵基板中，第1保护电路例如能抑制第1配线和第2配线的交点的起因于静电的放电、与第1配线或第2配线连接的电路元件的起因于静电的放电。特别是，在制造有源矩阵基板、具备有源矩阵基板的显示装置时，能抑制上述放电。其结果是，能保护有源矩阵基板使其不受静电影响。

在此，在上述有源矩阵基板中，多个第1保护电路配置在显示区域内。因此，与将多个第1保护电路配置在显示区域外的情况相比，能使在显示区域周围形成的边框区域的宽度变窄。

在本发明的实施方式的有源矩阵基板中，导电部包含第1配线部、第2保护电路以及第2配线部。第1配线部在显示区域内与第1保护电路连接。第2保护电路与第1配线部连接。第2配线部与第2保护电路连接。

在该情况下，当起因于静电而第1配线的电位上升(或下降)时，能利用第1保护电路和第2保护电路使第1配线的电位下降(或上升)。因此，与仅利用第1保护电路使第1配线的电位下降(或上升)的情况相比，易于使第1配线的电位下降(或上升)。

此外，在上述有源矩阵基板中，只要第1配线部的至少一部分形成在显示区域内即可。

在本发明的实施方式的有源矩阵基板中，导电部包含第1配线部、第2保护电路以及第2配线部。第1配线部在显示区域内与第1保护电路连接。第2保护电路与第1配线部连接。第2配线部与第2保护电路连接。保护部还包含多个第2保护电路。多个第2保护电路与多个第2配线分别连接，并且与第2配线部连接。

在该情况下，能使多个第1配线和多个第2配线的电位相同。因此，易于保护有源矩阵基板。

此外，在上述有源矩阵基板中，只要第1配线部的至少一部分形成在显示区域内即可。

在本发明的实施方式的有源矩阵基板中，导电部包含第1配线部、第2保护电路以及第2配线部。第1配线部在显示区域内与第1保护电路连接。第2保护电路与第1配线部连接。第2配线部与第2保护电路连接。保护部还包含多个第3保护电路。多个第3保护电路在显示区域内与多个第1配线分别连接，与多个第1保护电路不同。导电部还包含第3配线部和第4保护电路。第3配线部在显示区域内与多个第3保护电路分别连接。第4保护电路与第3配线部连接，并且与第2配线部连接。

在该情况下，例如，在由于静电而第1保护电路损伤等，不能由第1保护电路保护有源矩阵基板的情况下，能由第3保护电路保护有源矩阵基板。

此外，在上述有源矩阵基板中，只要第1配线部和第3配线部的至少一部分形成在显示区域内即可。

在本发明的实施方式的有源矩阵基板中，多个第1配线包含多个栅极线。有源矩阵基板还具备驱动部。驱动部与多个栅极线连接，控制多个栅极线的电位。驱动部包含多个栅极驱动器。多个栅极驱动器配置在显示区域内，多个栅极线各自连接有至少1个栅极驱动器。

在该情况下，栅极驱动器配置在显示区域内。因此，与栅极驱动器配置在显示区域外的情况相比，能使边框区域的宽度变窄。

在本发明的实施方式的有源矩阵基板中，导电部包含第1配线部、第2保护电路以及第2配线部。第1配线部在显示区域内与第1保护电路连接。第2保护电路与第1配线部连接。第2配线部与第2保护电路连接。多个第1配线包含多个栅极线。有源矩阵基板还具备驱动部。驱动部与多个栅极线连接，控制多个栅极线的电位。驱动部包含多个栅极驱动器。多个栅极驱动器配置在显示区域内，至少1个与多个栅极线分别连接。多个第1配线还包含多个内部配线。多个栅极驱动器各自设置有多个内部配线中的至少1个内部配线。多个第1保护电路与多个栅极线分别连接。保护部还包含多个第4保护电路。多个第4保护电路与多个第1保护电路不同。多个第4保护电路在显示区域内与多个内部配线分别连接，并且与第1配线部连接。

在该情况下，能抑制构成栅极驱动器的电路元件的起因于静电的放电。另外，栅极驱动器配置在显示区域内，因此与栅极驱动器配置在显示区域外的情况相比，能使边框区域的宽度变窄。

在本发明的实施方式的有源矩阵基板中，第1保护电路也可以包含第1二极管和第2二极管。在此，第2二极管与第1二极管并联配置，与第1二极管反向连接。

在本发明的实施方式的有源矩阵基板中，第1保护电路也可以包含第1薄膜晶体管和第2薄膜晶体管。在此，第2薄膜晶体管与第1薄膜晶体管并联配置。在该情况下，使第1薄膜晶体管的源极和漏极中的一方连接到第1薄膜晶体管的栅极，由此形成第1二极管。使第2薄膜晶体管的源极和漏极中的一方连接到第2薄膜晶体管的栅极，由此形成第2二极管。

在该情况下，能通过利用半导体工艺形成第1二极管和第2二极管。

本发明的实施方式的有源矩阵基板还具备配置在显示区域内的多个像素电极。多个像素电极各自包含无助于显示的部分。导电部包含第1配线部、第2保护电路以及第2配线部。第1配线部在显示区域内与第1保护电路连接。第2保护电路与第1配线部连接。第2配线部与第2保护电路连接。第1配线部包含与无助于显示的部分重叠的部分。

在该情况下，导电部的一部分与像素电极的无助于显示的部分重叠。因此，能抑制像素的光透射率降低。

本发明的实施方式的有源矩阵基板还具备配置在显示区域内的多个像素电极。多个像素电极各自包含多个电极部。多个电极部在第1方向延伸，并且在与第1方向交叉的第2方向排列。多个电极部各自的第2方向的端缘在与第1方向交叉的方向延伸。导电部包含第1配线部、第2保护电路以及第2配线部。第1配线部在显示区域内与第1保护电路连接。第2保护电路与第1配线部连接。第2配线部与第2保护电路连接。第1配线部在第1方向延伸，与多个电极部的其中一个电极部重叠。第1配线部的第2方向的端缘在第1方向延伸。

在该情况下，即使第1配线部的位置在第2方向偏离，像素的光透射率也难以降低。

本发明的实施方式的有源矩阵基板还具备配置在显示区域内的多个像素电极。多个像素电极各自包含：有助于显示的第1部分；以及无助于显示的第2部分。导电部包含第1配线部、第2保护电路以及第2配线部。第1配线部在显示区域内与第1保护电路连接。第2保护电路与第1配线部连接。第2配线部与第2保护电路连接。第1配线部包含与第1部分以及第2部分重叠的部分。

在该情况下，即使第1配线部的位置在第2方向偏离，像素的光透射率也难以降低。

以下，参照附图详细说明本发明的实施方式。对图中相同或相当的部分标注同一附图标记而不重复其说明。

[第1实施方式]

[液晶显示装置]

参照图1说明作为本发明的第1实施方式的显示装置的液晶显示装置10。图1是表示液晶显示装置10的概略构成的图。

液晶显示装置10具备显示面板2、源极驱动器3、栅极驱动器6、显示控制电路4以及电源5。显示面板2包含有源矩阵基板20a、相对基板20b以及封入这些基板间的液晶层(省略图示)。

有源矩阵基板20a电连接到源极驱动器3和栅极驱动器6。源极驱动器3和栅极驱动器6例如形成于柔性基板。栅极驱动器6也可以形成于有源矩阵基板20a。显示控制电路4电连接到显示面板2、源极驱动器3、栅极驱动器6以及电源5。显示控制电路4将控制信号输出给源极驱动器3和栅极驱动器16。控制信号例如包含复位信号、时钟信号、数据信号等。电源5电连接到显示面板2、源极驱动器3、栅极驱动器6以及显示控制电路4。电源5将电源电压供应给显示面板2、源极驱动器3、栅极驱动器6以及显示控制电路4。

[有源矩阵基板]

参照图2说明有源矩阵基板20a。图2是表示有源矩阵基板20a的概略构成的示意图。

在有源矩阵基板20a中，在Y方向按大致固定的间隔形成有多个栅极线GL。多个栅极线GL与栅极驱动器6连接。

在有源矩阵基板20a中，在X方向按大致固定的间隔形成有作为多个数据线的多个源极线SL。多个源极线SL与多个栅极线GL交叉。多个源极线SL与源极驱动器3连接。

由在Y方向相邻的2个栅极线GL和在X方向相邻的2个源极线SL包围的区域32形成1个像素。在相对基板20b例如包含红(R)、绿(G)、蓝(B)的3色的彩色滤光片的情况下，各像素与彩色滤光片中的任意一个颜色对应地配置。即，显示面板2具有包括多个像素的显示区域30。

在区域32中配置有像素电极34。即，在有源矩阵基板20a中，按矩阵状配置有多个像素电极34。

在区域32中配置有作为电路元件的薄膜晶体管(以下，称为TFT－PIX)。在TFT－PIX中，栅极与栅极线GL连接。源极与源极线SL连接。漏极与像素电极34连接。

在液晶显示装置10中，由栅极驱动器6顺次扫描多个栅极线GL。由源极驱动器3将数据信号供应给各源极线SL。由此，在显示面板2上显示图像。

[静电对策]

参照图2说明保护有源矩阵基板20a的保护部50。在图2所示的例子中，配置有多个(在本实施方式中为2个)保护部50，但是保护部50也可以是1个。

保护部50包含：多个保护电路50A；以及导电部50B。

多个保护电路50A各自配置在栅极线GL和源极线SL的交点的附近。特别是，在本实施方式中，多个保护电路50A各自配置在区域32中。即，在多个区域32中的每个区域32配置有1个保护电路50A。该多个区域32配置在相同的列。后面详细描述保护电路50A。

导电部50B包含保护配线52、共用配线54以及保护电路56。

保护配线52包括具有导电性的材料。保护配线52例如可以是金属膜，也可以是透明导电膜。保护配线52形成于有源矩阵基板20a。保护配线52例如形成于与源极线SL相同的层。保护配线52与源极线SL平行地形成。保护配线52跨多个区域32地形成。即，保护配线52与多个栅极线GL交叉。

共用配线54包括具有导电性的材料。共用配线54例如可以是金属膜，也可以是透明导电膜。共用配线54形成于有源矩阵基板20a。共用配线54形成在显示区域30的周边。即，共用配线54形成在边框区域。共用配线54例如形成在与栅极线GL相同的层。共用配线54与栅极线GL平行地形成。

保护电路56连接保护配线52和共用配线54。在图2所示的例子中，保护电路56将2个二极管反向并联连接，但是保护电路56不限于这种构成。保护电路56形成在显示区域的周边。即，保护电路56形成于边框区域。

参照图3～图6说明保护电路50A。图3和图4是保护电路50A的电路图。图5是表示保护电路50A的概略构成的俯视图。图6是表示保护电路50A的概略构成的截面图。

如图3所示，保护电路50A包含二极管58A和二极管58B。二极管58B与二极管58A并联地配置，与二极管58A反向连接。

根据图4所示的构成，实现二极管58A和二极管58B。保护电路50A包含2个薄膜晶体管(以下，称为TFT－P1和TFT－P2)。TFT－P1和TFT－P2并联地配置。

在TFT－P1中，源极S1与栅极G1连接。即，栅极G1和源极S1短路。总而言之，栅极G1和源极S1以二极管方式连接。由此，实现二极管58A。源极S1与保护配线52连接。漏极D1与栅极线GL连接。

在TFT－P2中，源极S2与栅极G2连接。即，栅极G2和源极S2短路。总而言之，栅极G2和源极S2以二极管方式连接。由此，实现二极管58B。源极S2与栅极线GL连接。漏极D2与保护配线52连接。

如图5和图6所示，栅极G1和栅极G2形成为与基底基板60相接。基底基板60包含于有源矩阵基板20a。如图5所示，栅极G1和栅极G2在基底基板60的面内方向分离地配置，相互平行。栅极G1和栅极G2例如可以是金属膜，也可以是透明导电膜。

栅极G1和栅极G2由绝缘层62覆盖。绝缘层62例如可以是氧化硅膜，也可以是氮化硅膜。

与绝缘层62相接地形成有半导体层64A和半导体层64B。半导体层64A和半导体层64B例如包括非晶硅。半导体层64A和半导体层64B形成沟道。如图5所示，半导体层64A和半导体层64B在基底基板60的面内方向分离地配置，相互平行。半导体层64A在俯视时与栅极G1重叠。如图5所示，半导体层64B在俯视时与栅极G2重叠。

与半导体层64A、64B以及绝缘层62相接地形成有源极S1和源极S2。源极S1和源极S2例如可以是金属膜，也可以是透明导电膜。如图5所示，源极S1的一部分与栅极G1重叠。源极S2的一部分与栅极G2重叠。在绝缘层62中，在源极S1和栅极G1重叠的区域形成有接触孔CH1。在绝缘层62中，在源极S2和栅极G2重叠的区域形成有接触孔CH2。源极S1经由接触孔CH1连接到栅极S1。源极S2经由接触孔CH2连接到栅极S2。源极S1与漏极D2连接。如图5所示，漏极D2在俯视时与半导体层64A以及半导体层64B重叠。源极S2与漏极D1连接。如图5所示，漏极D1在俯视时与半导体层64A以及半导体层64B重叠。

源极S1和源极S2由绝缘层66覆盖。绝缘层66例如可以是氧化硅膜，也可以是氮化硅膜。

栅极G1连接着栅极线GL。源极S2连接着保护配线52。

[保护部的动作]

保护部50例如在制造有源矩阵基板20a时保护有源矩阵基板20a使其不受静电影响。具体地说，如下所述。

假设起因于静电而栅极线GL的电位向正方向变化的情况。在该情况下，栅极G2的电位变高。由此，TFT－P2导通。其结果是，电流从栅极线GL流到保护配线52，栅极线GL的电位变低。即，栅极线GL的电位接近规定的电位(例如，变化前的电位)。

假设起因于静电而栅极线GL的电位向负方向变化的情况。在该情况下，栅极G1的电位相对地变高。由此，TFT－P1导通。其结果是，电流从栅极线GL流到保护配线52，栅极线GL的电位变低。即，栅极线GL的电位接近规定的电位(例如，变化前的电位)。

此外，在表示由栅极驱动器6选择了栅极线GL的信号(栅极选择信号)流经栅极线GL的情况下，栅极线GL的电位变高，但是TFT－P2不会导通。即，栅极选择信号仅流到栅极线GL，而不流到保护配线52和共用配线54。

如上所述，起因于静电的电流从栅极线GL流到保护配线52。从栅极线GL流到保护配线52的电流(起因于静电的电流)经由保护电路56流到共用配线54。

如图2所示，保护电路56具有将2个二极管并联配置并且反向连接的构成。作为保护电路56的构成，例如，能采用图4所示的构成。在该情况下，保护电路56与保护电路50A相同地进行动作。

在此，如图4所示，源极线SL经由保护电路59连接到共用配线54。如图2所示，保护电路59具有将2个二极管并联配置并且反向连接的构成。作为保护电路59的构成，例如，能采用图4所示的构成。在该情况下，保护电路59与保护电路50A相同地进行动作。在起因于静电而源极线SL的电位发生了变化的情况下，与栅极线GL的情况同样，起因于静电的电流从源极线SL流到共用配线54。由此，全部的栅极线GL和全部的源极线SL处于相同的电位。其结果是，能抑制起因于静电而例如在栅极线GL和源极线SL的交点放电或在THT－PIX放电，即，能保护有源矩阵基板20a，使其不被静电破坏。

在液晶显示装置10中，保护电路50A配置在显示区域30内。因此，与保护电路50A配置在边框区域的情况相比，能使边框区域的宽度变窄。

[第1实施方式的应用例]

如图2A所示，可以将栅极线GL经由保护电路56连接到共用配线54G，并且，将源极线SL经由保护电路59连接到共用配线54S。共用配线54G可以经由保护电路59G连接到共用电极61。共用配线54S可以经由保护电路59S连接到共用电极61。

[保护电路的应用例1]

参照图7A说明配置在显示区域30内的保护电路的应用例1。应用例1的保护电路50A1与保护电路50A相比，TFT－P1包括2个薄膜晶体管(以下，称为TFT－P11和TFT－P12)。

TFT－P11和TFT－P12串联地连接。在TFT－P11和TFT－P12之间配置有导电体70。TFT－P11的漏极D11与导电体70连接。TFT－P12的源极S11与导电体70连接。TFT－P11的源极S11与保护配线52连接。TFT－P12的漏极D12与栅极线GL连接。TFT－P11的栅极G11与保护配线52连接。TFT－P12的栅极G12与栅极线GL连接。

应用例1的保护电路50A1与保护电路50A相比，TFT－P2的栅极G2与导电体70连接。

保护电路50A1的动作如下所述。

假设起因于静电而栅极线GL的电位向正方向变化的情况。在该情况下，栅极G12的电位变高。由此，TFT－P12导通。其结果是，栅极G2的电位变高。

此时，栅极G11与保护配线52连接。因此，栅极G11的电位不变高。其结果是，栅极G2的电位维持高的状态。

这样，由于栅极G2的电位变高，TFT－P2导通。其结果是，电流从栅极线GL流到保护配线52，栅极线GL的电位变低。

[保护电路的应用例2]

参照图7B说明配置在显示区域30内的保护电路的应用例2。应用例2的保护电路50A2与保护电路50A1相比，栅极G11和栅极G12是电绝缘的。即，栅极G11和栅极G12不连接到任何导电体。

保护电路50A2的动作如下所述。

假设起因于静电而栅极线GL的电位向正方向变化的情况。在该情况下，由于寄生电容C1_GS、C1_GD、C2_GS、C2_GD，栅极G11和栅极G12的电位变高。因此，TFT－P11和TFT－P12导通。其结果是，导电体70的电位变高。这样，由于导电体70的电位变高，TFT－P2导通。其结果是，电流从栅极线GL流到保护配线52，栅极线GL的电位变低。

[保护电路的应用例3]

参照图7C说明配置在显示区域30内的保护电路的应用例3。应用例3的保护电路50A3与保护电路50A2相比，在TFT－P2的栅极G2和导电体70之间配置有电容C1。

保护电路50A3与保护电路50A2同样地动作。在此，在保护电路50A3中配置有电容C1。由此，能将TFT－P1导通的状态延长电容C1的充放电所需要的时间的量。

[保护电路的应用例4]

参照图7D说明配置在显示区域30内的保护电路的应用例4。应用例4的保护电路50A4由配置在栅极线GL和保护配线52之间的电阻ER实现。

参照图8A和图8B说明电阻ER。栅极线GL与基底基板60相接地形成。栅极线GL例如是金属膜。栅极线GL包含伸出部74。

栅极线GL由绝缘层62覆盖。与绝缘层62相接地形成有保护配线52。保护配线52例如是金属膜。保护配线52包含伸出部72。保护配线52由绝缘层64覆盖。

与绝缘层64相接地形成有连接配线76。连接配线76例如是透明导电膜。如图8A所示，连接配线76与伸出部72以及伸出部74重叠。

在绝缘层64中，在连接配线76与伸出部72重叠的区域以及连接配线76与伸出部74重叠的区域形成有接触孔CH3、CH4。连接配线76经由接触孔CH3连接到伸出部72。连接配线76经由接触孔CH4连接到伸出部74。

电阻ER由连接配线76与伸出部72的接触电阻以及连接配线76与伸出部74的接触电阻实现。

为了增大电阻ER，例如，可以增大接触配线76与伸出部72的接触电阻。

参照图8C，伸出部72包括多个(在本实施方式中为3个)伸出部72A、72B、72C。伸出部72A与保护配线52连接。伸出部72B隔着规定的间隙位于伸出部72A的旁边。伸出部72C隔着规定的间隙位于伸出部72B的旁边。伸出部72A、伸出部72B以及伸出部72C形成在相同的层。

参照图8C，连接配线76包括多个(在本实施方式中为3个)连接配线76A、76B、76C。连接配线76A与伸出部74以及伸出部72C重叠。连接配线76B隔着规定的间隙位于连接配线76A的旁边。连接配线76B与伸出部72C以及伸出部72B重叠。连接配线76C隔着规定的间隙位于连接配线76B的旁边。连接配线76C与伸出部72B以及伸出部72A重叠。连接配线76A、连接配线76B以及连接配线76C形成在相同的层。

在绝缘层64中，在连接配线76A与伸出部74重叠的区域、连接配线76A与伸出部72C重叠的区域、连接配线76B与伸出部72C重叠的区域、连接配线76B与伸出部72B重叠的区域、连接配线76A与伸出部72B重叠的区域以及连接配线76A与伸出部72A重叠的区域，形成有接触孔CH11～CH16。连接配线76A经由接触孔CH11连接到伸出部74。连接配线76A经由接触孔CH12连接到伸出部72C。连接配线76B经由接触孔CH13连接到伸出部72C。连接配线76B经由接触孔CH14连接到伸出部72B。连接配线76A经由接触孔CH15连接到伸出部72B。连接配线76A经由接触孔CH16连接到伸出部72A。

在图8C所示的例子中，电阻ER由连接配线76A与伸出部74的接触电阻、连接配线76A与伸出部72C的接触电阻、连接配线76B与伸出部72C的接触电阻、连接配线76B与伸出部72B的接触电阻、连接配线76A与伸出部72B的接触电阻以及连接配线76A与伸出部72A的接触电阻实现。因此，通过适当设定各接触电阻的大小，能使电阻ER大于图8A所示的例子。

[像素电极和保护配线的关系]

如上所述，保护配线52跨多个区域32地形成。因此，需要抑制形成保护配线52所引起的像素的光透射率的降低。以下，按液晶的每个动作模式说明像素电极34和保护配线52的关系。此外，以下说明的像素电极34的形状是一例。

[MVA模式]

图9表示液晶的动作模式是MVA(Multi Domain Vertical Alignment：多畴垂直取向)模式的情况下的像素电极34和保护配线52的关系的一例。在图9所示的例子，像素电极34具有多个狭缝34A。由此，像素电极34具有多个电极部34B。相邻的2个电极部34B、34B由连结部34C连结。多个狭缝34A各自在俯视时形成在与设置于相对基板20b的多个肋80不同的位置。狭缝34A和肋80位于液晶分子的取向的边界。因此，在形成有狭缝34A和肋80的位置，光的透射率低。即，狭缝34A和肋80为无助于显示的部分。

在图9所示的例子中，保护配线52配置在形成有狭缝34A的位置。如上所述，在形成有狭缝34A的位置，光的透射率低。因此，能利用保护配线52抑制像素的光透射率降低。

在图9所示的例子中，在保护配线52形成于狭缝34的位置的情况与保护配线52从狭缝34的位置偏离的情况中，像素的光透射率会产生差异。因此，如图9A所示，使保护配线52的X方向的端缘52A与电极部34B的X方向的端缘34B1交叉。由此，即使保护配线52的位置在X方向偏离，像素的光透射率也不易产生差异。此外，在图9A所示的例子中，省略肋80的图示。

[PVA模式]

图10表示液晶的动作模式是PVA(Patterned Vertical Alignment：垂直取向构型)模式的情况下的像素电极34和保护配线52的关系的一例。在图10所示的例子中，像素电极34具有多个狭缝34A。由此，像素电极34具有多个电极部34B。相邻的2个电极部34B、34B由连结部34C连结。多个狭缝34A各自在俯视时形成在与设置于相对基板20b的多个狭缝81不同的位置。多个狭缝81形成在设置于相对基板20b的相对电极上。狭缝34A和狭缝81位于液晶分子的取向的边界。因此，在形成有狭缝34A和狭缝81的位置，光的透射率低。即，狭缝34A和狭缝81为无助于显示的部分。

在图10所示的例子中，保护配线52配置形成有狭缝34A的位置。如上所述，在形成有狭缝34A的位置，光的透射率低。因此，能利用保护配线52抑制像素的光透射率降低。

此外，在图10所示的例子中，与图9A所示的情况同样，也可以配置保护配线52。

[PSA模式]

图11表示液晶的动作模式是PSA(Polymer Sustained Alignment：聚合物稳定取向)模式的情况下的像素电极34和保护配线52的关系的一例。在图11所示的例子中，像素电极34具有多个狭缝34D。由此，像素电极34具有多个电极部34E、电极部34F以及电极部34G。多个电极部34E各自在与X方向以及Y方向交叉的方向延伸。电极部34F在X方向延伸。电极部34G在Y方向延伸。多个电极部34E各自与电极部34F和电极部34G的其中一个电极部连接。电极部34F与电极部34G连接。电极部34F与电极部34G交叉。电极部34F和电极部34G位于液晶分子的取向的边界。因此，在形成有电极部34F和电极部34G的位置会产生暗线。即，电极部34F和电极部34G为无助于显示的部分。

在图11所示的例子中，保护配线52配置在与电极部34G重叠的位置。如上所述，在形成有电极部34G的位置会产生暗线。因此，能利用保护配线52抑制像素的光透射率降低。

在图11所示的例子中，在保护配线52形成于电极部34G的位置的情况与保护配线52从电极部34G的位置偏离的情况中，像素的光透射率会产生差异。因此，如图11A所示，使保护配线52的X方向的端缘52A与电极部34D的X方向的端缘34B1交叉。由此，即使保护配线52的位置在X方向偏离，像素的光透射率也不易产生差异。

[UV²A模式]

图12表示液晶的动作模式是UV²A(Ultra-violet induced multi-domain Vertical Alignment：紫外线诱导的多畴垂直取向)模式的情况下的像素电极34和保护配线52的关系的一例。在图12所示的例子中，在与像素电极34重叠的位置，形成有暗线区域82，即，形成有无助于显示的部分。参照图12A～图12C说明其原因。

图12A表示有源矩阵基板20a侧的取向膜的取向方向之中的1个像素内的取向方向。在图12A所示的例子中，在1个像素内的左半部分与右半部分中，取向方向是相反的。由于取向方向不同，因而对液晶分子84赋予倾斜角的方向不同。

图12B表示相对基板20b侧的取向膜的取向方向之中的1个像素内的取向方向。在图12B所示的例子中，在1个像素内的上半部分与下半部分中，取向方向是相反的。由于取向方向不同，因而对液晶分子84赋予倾斜角的方向不同。相对基板20b侧的取向膜的取向方向与有源矩阵基板20a侧的取向膜的取向方向是正交的。

图12C表示被施加电压时的1个像素内的液晶分子84的取向方向。如图12C所示，在区域A1、区域B1、区域C1以及区域D1中，液晶分子84的取向方向不同。因此，形成暗线区域82。

在图12所示的例子中，保护配线52配置在与暗线区域82重叠的位置。因此，能利用保护配线52抑制像素的光透射率降低。

在图12所示的例子中，在保护配线52与暗线区域82重叠的情况和保护配线52与暗线区域82不重叠的情况中，像素的光透射率会产生差异。因此，如图12D所示，使保护配线52与暗线区域82以及暗线区域82以外的区域重叠。即，使保护配线52与无助于显示的部分以及有助于显示的部分重叠。由此，即使保护配线52的位置在X方向偏离，像素的光透射率也不易产生差异。

[IPS模式]

图13表示液晶的动作模式是IPS(In-Plane Switching：面内开关)模式的情况下的像素电极34和保护配线52的关系的一例。在图13所示的例子中，像素电极34具备：多个电极部34H；以及连结部34I。多个电极部34H在Y方向延伸，并且，在X方向排列配置。连结部34I将多个电极部34H的长度方向的一端连结。

共用电极86形成在与栅极线GL相同的层。共用电极86具备：多个电极部86A；以及连结部86B。多个电极部86A在Y方向延伸，并且，在X方向排列配置。多个电极部86A和多个电极部34H在俯视时交替排列。连结部86B将多个电极部86A的长度方向的一端连结。

保护配线52将多个电极部86A之一和保护电路50A连接。

在图13所示的例子中，保护配线52形成在与像素电极34以及共用电极86不重叠的位置。因此，能利用保护配线52抑制像素的光透射率降低。

[FFS模式]

图14表示液晶的动作模式是FFS(Fringe Field Switching：边缘场开关)模式的情况下的像素电极34和保护配线52的关系的一例。在图14所示的例子中，像素电极34具备多个电极部34J和一对连结部34K、34K。多个电极部34J在Y方向延伸，并且，在X方向排列配置。一对连结部34K、34K在X方向延伸。一个连结部34K将多个电极部34J的长度方向的一端连结。另一个连结部34K将多个电极部34J的长度方向的另一端连结。像素电极34在俯视时与共用电极88重叠。保护配线52经由接触孔CH21与共用电极88连接。

参照图14A和图14B说明保护电路50A、保护配线52以及共用电极88的关系。在图14所示的例子中，保护电路50A具有图5和图6所示的构成。因此，省略保护电路50A的说明。此外，漏极D2与源极保护配线52连接。

与绝缘层66相接地形成有共用电极88。共用电极88例如包括透明导电膜。在绝缘层66中，在形成有保护配线52的位置形成有接触孔CH21。保护配线52经由接触孔CH21与共用电极88连接。

共用电极88由绝缘层90覆盖。绝缘层90例如可以是氧化硅膜，也可以是氮化硅膜，还可以是有机树脂膜。与绝缘层90相接地形成有像素电极34。

在图14所示的例子中，保护配线52形成在与像素电极34不重叠的位置。因此，能利用保护配线52抑制像素的光透射率降低。

图15表示液晶的动作模式是FFS模式的情况下的像素电极34和保护配线52的关系的另一例。在图15所示的例子中，与图14所示的例子相比，保护配线52和像素电极34交叉。例如，如后述的第2实施方式中说明的那样，在将栅极驱动器配置于显示区域内的情况下，只要将用于调整像素的光透射率的虚设配线用作保护配线52即可。

图15A表示液晶的动作模式是FFS模式的情况下的像素电极34和保护配线52的关系的另一例。在图15A所示的例子中，与图15所示的例子相比，使保护配线52的X方向的端缘52A与电极部34J的X方向的端缘34J1交叉。由此，即使保护配线52的位置在X方向偏离，像素的光透射率也不易产生差异。

[第2实施方式]

[液晶显示装置]

参照图16说明作为本发明的第2实施方式的显示装置的液晶显示装置1。图16是表示液晶显示装置1的概略构成的图。

液晶显示装置1具备显示面板2、源极驱动器3、显示控制电路4以及电源5。显示面板2包含有源矩阵基板20a、相对基板20b以及封入这些基板间的液晶层(省略图示)。

有源矩阵基板20a与源极驱动器3电连接。源极驱动器3例如形成于柔性基板。显示控制电路4电连接到显示面板2、源极驱动器3以及电源5。显示控制电路4将控制信号输出给源极驱动器3和栅极驱动器11(参照图18)。栅极驱动器11形成于有源矩阵基板20a。控制信号例如包含复位信号(CLR)、时钟信号(CKA、CKB)、数据信号等。电源5电连接到显示面板2、源极驱动器3以及显示控制电路4。电源5将电源电压(VSS)供应给显示面板2、源极驱动器3以及显示控制电路4。

[有源矩阵基板]

参照图17和图18说明有源矩阵基板20a。图17是表示有源矩阵基板20a的概略构成的图。图18是表示省略了源极线SL的图示的有源矩阵基板20a以及与有源矩阵基板20a连接的各部分的概略构成的图。

如图17所示，在有源矩阵基板20a中，在Y方向按大致固定的间隔形成有多个(在本实施方式中为n个)栅极线GL。在有源矩阵基板20a中，在X方向按大致固定的间隔形成有作为多个数据线的多个源极线SL。多个源极线SL与多个栅极线GL交叉。由在Y方向相邻的2个栅极线GL和在X方向相邻的2个源极线SL包围的区域形成1个像素。在相对基板20b例如包含红(R)、绿(G)、蓝(B)的3色的彩色滤光片的情况下，各像素与彩色滤光片中的任意一个颜色对应地配置。即，由多个栅极线GL和多个源极线SL规定显示区域。

如图18所示，栅极驱动器11形成于在Y方向相邻的2个栅极线GL之间。各栅极线GL连接着4个栅极驱动器11。4个栅极驱动器11是大致等间隔配置的。

在有源矩阵基板20a的边框区域形成有端子部12g。端子部12g与控制电路4以及电源5连接。端子部12g被输入从控制电路4输出的控制信号、从电源5输出的电源电压。输入到端子部12g的控制信号和电源电压经由配线15L供应给各栅极驱动器11。

栅极驱动器11根据被供应的控制信号，将状态信号输出给连接的栅极线GL。状态信号表示与栅极驱动器11连接的栅极线GL是否为被选择的状态。另外，栅极驱动器11将上述状态信号输出给后级的栅极线GL。与1个栅极线GL连接的4个栅极驱动器11的动作是同步的。

在有源矩阵基板20a的边框区域，形成有将源极驱动器3和源极线SL连接的端子部12s。源极驱动器3根据从显示控制电路4输入的控制信号，将数据信号输出给各源极线SL。

[栅极驱动器的构成]

参照图19说明栅极驱动器11的构成。图19是表示配置在栅极线GL(k)和栅极线GL(k－1)之间并且与栅极线GL(k)连接的栅极驱动器11(以下，称为栅极驱动器11(k))的等价电路的一例的图。在此，k为1～n的任意的整数。

栅极驱动器11包含由字母A～J表示的薄膜晶体管(以下，称为TFT－A～TFT-J)作为多个开关元件。栅极驱动器11还包含电容Cbst和作为内部配线的netA和netB。在此，netA将TFT－A的漏极、TFT－B的漏极、TFT－C的漏极、电容Cbst的一个电极以及TFT－F的栅极连接。netB将TFT－C的栅极、TFT－G的漏极、TFT－H的漏极、TFT－I的漏极以及TFT－J的漏极连接。

在TFT－A中，栅极上被输入复位信号CLR。漏极连接着netA。源极上被输入电源电压VSS。

在TFT－B中，栅极和源极连接着前级的栅极线GL(k－1)。即，栅极和源极上被输入置位信号SS。此外，在驱动栅极线GL(1)的栅极驱动器11的TFT－B中，被输入从显示控制电路4输出的栅极起始脉冲信号作为置位信号SS。在TFT－B中，漏极连接着netA。

在TFT－C中，栅极连接着netB。漏极连接着netA。源极上被输入电源电压VSS。

在TFT－D中，栅极上被输入时钟信号CKB。漏极连接着栅极线GL(k)。源极上被输入电源电压VSS。

在TFT－E中，栅极上被输入复位信号CLR。漏极连接着栅极线GL(k)。源极上被输入电源电压VSS。

在TFT－F中，栅极连接着netA。漏极连接着栅极线GL(k)。源极上被输入时钟信号CKA。

在TFT－G中，栅极和源极上被输入时钟信号CKB。漏极连接着netB。

在TFT－H中，栅极上被输入时钟信号CKA。漏极连接着netB。源极上被输入电源电压VSS。

在TFT－I中，栅极上被输入复位信号CLR。漏极连接着netB。源极上被输入电源电压VSS。

在TFT－J中，栅极连接着前级的栅极线GL(k－1)。即，栅极上被输入置位信号S。漏极连接着netB。源极上被输入电源电压VSS。

在此，TFT－J设定为能力比TFT－G大。具体地说，例如，为以下的(1)～(3)的其中一种。

(1)TFT－J的沟道宽度大于TFT－G的沟道宽度。

(2)TFT－J的沟道长度短于TFT－G的沟道长度。

(3)TFT－J的沟道宽度大于TFT－G的沟道宽度，并且，TFT－J的沟道长度短于TFT－G的沟道长度。

在电容Cbst中，一个电极与netA连接。另一个电极与netB连接。

时钟信号CKA和时钟信号CKB是相位按每一水平扫描期间反转的2相的时钟信号(参照图21)。图19表示的是栅极驱动器11(k)，但是在后级的栅极驱动器11(k+1)和前级的栅极驱动器11(k－1)中，向TFT－D的栅极输入的时钟信号是时钟信号CKA。向TFT－F的源极输入的时钟信号是时钟信号CKB。向TFT－G的栅极输入的时钟信号是时钟信号CKA。向TFT－H的栅极输入的时钟信号是时钟信号CKB。

[栅极驱动器的配置]

参照图20说明显示区域内的栅极驱动器11配置。图20是表示显示区域内的栅极驱动器11的配置的示意图。此外，图20的字母A～J与图4所示的TFT－A～TFT－J对应。

在相邻的2个栅极线GL之间，分散配置有构成栅极驱动器11的各元件。在图20所示的例子中，构成栅极驱动器11(k－1)的各元件、构成栅极驱动器11(k)的各元件、构成栅极驱动器11(k+1)的各元件以及构成栅极驱动器11(k+2)的各元件配置在相同的列的像素PIX中。构成栅极驱动器11(k－1)的TFT－A～TFT－J经由配线15L与构成栅极驱动器11(k)的TFT－A～TFT－J、构成栅极驱动器11(k+1)的TFT－A～TFT－J以及构成栅极驱动器11(k+2)的TFT－A～TFT－J连接。配线L、netA以及netB例如隔着层间接触部形成在与形成有源极线SL的层相同的层以及与形成有源极线SL的层不同的层。由此，避免配线L、netA及netB与源极线SL的电短路。

[栅极驱动器的动作]

参照图19和图21说明栅极驱动器11的动作。图21是栅极驱动器11(k)控制栅极线GL(k)的电位时的时序图。

向栅极驱动器11(k)输入从显示控制电路4供应并且相位按每一水平扫描期间(1H)反转的时钟信号CKA、CKB。此外，虽然在图21中省略了图示，但是向栅极驱动器11(k)输入从显示控制电路4供应并且在每一垂直扫描期间内一定期间为H(High：高)电平的复位信号CLR。通过输入复位信号CLR，netA、netB以及栅极线GL(k)的电位变为L(Low：低)电平。

在图21的时刻t0至t1，L电平的时钟信号CKA输入到TFT－F的源极和TFT－H的栅极。另外，H电平的时钟信号CKB输入到TFT－D的栅极以及TFT－G的栅极和源极。由此，TFT－G导通，TFT－H截止。其结果是，netB的电位变为H电平。另外，TFT－C和TFT－D导通，TFT－F截止。由此，netA的电位变为L电平。其结果是，栅极线GL(k)的电位变为L电平。即，栅极线GL(k)成为非选择的状态。

在图21的时刻t1，时钟信号CKA变为H电平，时钟信号CKB变为L电平。由此，TFT－G截止，TFT－H导通。其结果是，netB的电位变为L电平。另外，TFT－C和TFT－D截止。由此，netA的电位维持为L电平。其结果是，栅极线GL(k)的电位维持为L电平。

在图21的时刻t2，时钟信号CKA变为L电平，时钟信号CKB变为H电平。由此，置位信号SS经由栅极线GL(k－1)输入到TFT－B的栅极和源极以及TFT－J的栅极。由此，TFT－B导通，netA的电位变为从H电平减去TFT－B的阈值电压Vth后的电平。另外，TFT－J和TFT－G导通，TFT－H截止。在此，TFT－J能力大于TFT－G。因此，netB的电位维持为L电平。另外，TFT－C和TFT－F截止。由此，维持netA的电位。此时，TFT－D导通。由此，栅极线GL(k)的电位维持为L电平。

在图21的时刻t3，时钟信号CKA变为H电平，时钟信号CKB变为L电平。由此，TFT－F导通，TFT－D截止。在netA与栅极线GL(k)之间配置有电容Cbst。因此，伴随着TFT－F的源极的电位上升，netA的电位变得高于时钟信号CKA的H电平。此时，TFT－G和TFT－J截止，TFT－H导通。由此，netB的电位维持为L电平。另外，TFT－C截止。由此，栅极线GL(k)的电位变为H电平。即，栅极线GL(k)成为被选择的状态。

在图21的时刻t4，时钟信号CKA变为L电平，时钟信号CKB变为H电平。由此，TFT－G导通，TFT－H截止。其结果是，netB的电位变为H电平。通过使netB的电位变为H电平，TFT－C导通，netA的电位变为L电平。此时，TFT－D导通，TFT－F截止。由此，栅极线GL(k)的电位变为L电平。即，栅极线GL(k)成为未被选择的状态。

这样，从栅极驱动器11(k)将置位信号SS输出给栅极线GL(k)，从而栅极线GL(k)成为被选择的状态。液晶显示装置1利用与各栅极线GL连接的多个栅极驱动器11顺次扫描多个栅极线GL，利用源极驱动器3将数据信号供应给各源极线SL，由此，在显示面板2上显示图像。

[静电对策]

参照图22说明用于保护有源矩阵基板20a使其不受静电影响的保护部51。在图22所示的例子中，配置有多个(在本实施方式中为2个)保护部51，但是保护部51也可以是1个。

保护部51与保护部50相比，还具备多个保护电路51A。多个保护电路51A各自配置在内部配线IL和保护配线52的交点的附近。内部配线IL例如为netA或netB。保护电路51A例如具有与保护电路50A相同的构成。

在本实施方式中，在起因于静电而内部配线IL的电位向正的方向或负的方向较大地变化的情况下，与起因于静电而栅极线GL的电位向正的方向或负的方向较大地变化的情况下同样，能利用保护电路51A使内部配线IL的电位成为规定的电位(例如，变化前的电位)。

在本实施方式中，栅极驱动器11配置在显示区域内。因此，与栅极驱动器11配置在显示区域外的情况相比，能使边框区域更窄。

[面板的形状]

在本实施方式中，栅极驱动器11配置在显示区域内。因此，例如，能实现图23、图24所示的形状的显示面板2。图23和图24所示的区域92是配置栅极驱动器11的区域。

保护配线52是根据面板2的形状适当配置的。

例如，如图23所示，在面板2是半圆形状的情况下，只要在区域92的X方向的中央配置1个保护配线52，就能保护全部的栅极线GL使其不受静电影响。

例如，如图24所示，在面板2的边缘是波浪形的情况下，为了控制全部的栅极线GL的电位，需要设置多个区域92。例如，在图24A所示的例子中，区域92A内的栅极驱动器11处于不正常动作的状态或者不正常动作的可能性高的状态。区域92B内的栅极驱动器11正常动作。在该情况下，栅极线GL1由图24A所示的区域92以外的区域92(具体地说，位于图24A所示的区域92的左侧的区域92)内的栅极驱动器11控制电位。栅极线GL2～GL4由图24A所示的区域92内的栅极驱动器11控制电位。

保护配线52例如配置在区域92的X方向的两端。在图24A所示的例子中，能利用位于区域92的左端的保护配线52即位于区域92的左右两端的保护配线52中的较长的保护配线52，保护区域92内的全部的栅极线GL。

以上说明了本发明的实施方式，但是上述实施方式只不过是用于实施本发明的例示。由此，本发明不限于上述实施方式，在不脱离其主旨的范围内能将上述实施方式适当变形或组合地进行实施。