专利名称：主动噪声消除电路或执行对被抽取系数的滤波的其它电路中的延迟技术的制作方法
技术领域：
本发明涉及信号处理技术，尤其是PDM域信号处理，且更特定来说(但不限于)，涉及用于音频应用的数字域中的主动噪声消除。
背景技术：
主动噪声消除电路可用于多种应用中，例如个人通信系统、无线通信装置、数字媒体播放器和例如头戴式耳机等音频输出装置。主动噪声消除系统通过产生所谓的“反噪声”而主动地减少环境的声音噪声，所述“反噪声”可为周围环境中的噪声的相反形式。主动噪声消除系统一般包括俘获环境噪声信号的一个或一个以上麦克风、产生反噪声的电路，和用以播放反噪声以便消除环境噪声的一个或一个以上扬声器。反噪声可与周围环境噪声相 消地干扰，且进而减少到达用户耳中的噪声信号。常规的主动噪声消除电路常经由模拟信号处理来实施。这是因为模拟电路相对于数字电路具有非常短的处理延迟。然而，模拟信号处理具有缺点，即难以使模拟信号处理可配置或自适应。主动噪声消除可经由信号滤波在数字域中执行。信号滤波可发生在引入不同水平的滤波的级中。数字主动噪声消除电路中的常规滤波可需要滤波器级之间的基于存储器的延迟电路。这些基于存储器的延迟电路可在电路中的存储器空间方面变得非常大，尤其在信号被过取样时。
发明内容
本发明描述可用于数字域中的主动噪声消除的电路配置。本发明描述下取样单元和上取样单元的使用，而不是基于存储器的延迟电路，以在数字自适应噪声消除电路中实现一个或一个以上所要的延迟。由所述下取样单元和所述上取样单元实现的所述延迟可为可调谐的，以便允许在产生用于不同的主动噪声消除电路配置的必要延迟过程中的灵活度。论述了许多不同的自适应噪声消除电路配置，包含对两个或两个以上不同样本率域内的样本进行滤波的混合电路。所述延迟技术也可用于其它电路中(即，不执行主动噪声消除的电路)。举例来说，使用下取样单元和上取样单元而不是基于存储器的延迟电路的延迟技术也可用于低等待时间均衡电路或其它电路中。在一个实例中，本发明描述一种设备，所述设备包括下取样单元和上取样单元。所述下取样单元和上取样单元各自经调谐以使得与经由所述下取样单元和上取样单元处理样本相关联的组合延迟对应于预先界定的延迟。在一些情况下，所述预先界定的延迟可经选择以促进主动噪声消除。在另一实例中，本发明描述一种方法，其包括经由下取样单元和上取样单元处理样本，其中与经由所述下取样单元和上取样单元处理样本相关联的组合延迟对应于预先界定的延迟，例如经选择以促进主动噪声消除的预先界定的延迟。
在另一实例中，本发明描述一种装置，其包括用于下取样的装置和用于上取样的装置，其中用于下取样的装置和用于上取样的装置各自经调谐以使得与下取样和上取样相关联的组合延迟对应于预先界定的延迟。在一些情况下，预先界定的延迟可经选择以提高主动噪声消除。本发明中所描述的技术的各方面可以硬件、软件、固件，或其组合来实施。如果以软件来实施，则可在例如微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或数字信号处理器(DSP)等一个或一个以上处理器中执行软件。可最初将执行所述技术的软件存储于计算机可读媒体中且在处理器中加载并执行。 因此，本发明还涵盖计算机可读存储媒体，其包括在处理器中执行后即刻致使所述处理器执行主动噪声消除的指令，其中所述指令致使所述处理器经由下取样单元和上取样单元来处理样本，其中与经由所述下取样单元和上取样单元处理样本相关联的组合延迟对应于预先界定的延迟，所述预先界定的延迟经选择以促进主动噪声消除。所述组合延迟可包括包含所述下取样单元和上取样单元的电路的可调谐参数，其中所述指令致使所述处理器选择所述可调谐参数。本发明的一个或一个以上方面的细节在附图及以下描述中陈述。从描述和图式并从权利要求书将明白本发明中所描述的技术的其它特征、目的和优点。
图IA是展示主动噪声消除系统的应用的概念图。图IB是展示图IA的主动噪声消除电路的实例的方框图。图2是使用基于存储器的延迟元件的主动噪声消除电路的电路图。图3是使用基于存储器的延迟元件的主动噪声消除电路的另一电路图。图4是展示图3的基于存储器的延迟电路中的一者的方框图。图5是说明与本发明一致的对基于存储器的延迟电路的替代物的方框图。图6是使用下取样和上取样单元来取代常规的基于存储器的延迟元件的主动噪声消除电路的电路图。图7是示范性级联式积分组合器(CIC)于由取器的方框图。图8是示范性CIC内插器的方框图。图9A是示范性二阶Σ -Δ调制器的方框图。图9B是示范性一阶Σ -Δ调制器的方框图。图10是说明包含CIC抽取器和CIC内插器的CIC滤波器的量值响应的图表。图11是使用常规的基于存储器的延迟元件的主动噪声消除电路的电路图。图12是使用下取样和上取样单元来取代常规的基于存储器的延迟元件的主动噪声消除电路的电路图。图13是混合式主动噪声消除电路的电路图，所述混合式主动噪声消除电路在两个不同样本率域中执行滤波，且至少部分使用下取样和上取样单元来实现必要的延迟。图14是混合式主动噪声消除电路的另一电路图，所述混合式主动噪声消除电路在两个不同样本率域中执行滤波，且至少部分使用下取样和上取样单元来实现必要的延迟。
图15是混合式主动噪声消除电路的另一电路图，所述混合式主动噪声消除电路在两个不同样本率域中执行滤波，且至少部分使用下取样和上取样单元来实现必要的延迟。图16是展示与本发明一致的对CIC抽取器的替代物的方框图。图17、18A和18B是演示与本发明一致的图16中所示的电路的FIR滤波器的操作的图表。图19和20A和20B是演示与本发明一致的图16中所示的电路的另一示范性FIR滤波器的操作的图表。
图21是说明FIR滤波器和下取样器的级联的方框图，所述级联可为与本发明一致的对CIC抽取器的另一替代物。图22说明与本发明的实例一致的串联的三个级联的CIC抽取器。图23是展示与本发明一致的对CIC抽取器的替代物的方框图。图24和25是演示与本发明一致的图23中所示的电路的FIR滤波器的操作的图表。图26是说明上取样器和FIR滤波器的级联的方框图，所述级联可为与本发明一致的对CIC内插器的另一替代物。图27说明与本发明的实例一致的串联的三个级联的CIC内插器。
具体实施例方式本发明描述可用于数字域中的主动噪声消除的电路配置。所描述的电路可用于广泛多种主动噪声消除环境或应用中，例如个人通信系统、数字媒体播放器、无线通信装置和例如头戴式耳机等音频输出装置。主动噪声消除通过产生所谓的“反噪声”而主动地减少环境的声音噪声，所述“反噪声”可包括作为周围环境中的噪声的相反形式的音频信号。主动噪声消除系统一般包括拾取外部噪声信号的一个或一个以上麦克风、用以产生反噪声的主动噪声消除电路，和用以播放消除环境噪声的反噪声的一个或一个以上扬声器。由主动噪声消除电路产生的反噪声可与周围背景噪声相消地干扰，且进而减少到达用户耳中的噪声信号。虽然本发明的延迟技术主要描述于主动噪声消除的上下文中，但所述延迟技术还可用于其它电路中(即，不执行主动噪声消除的电路)。举例来说，使用下取样单元和上取样单元而不是基于存储器的延迟电路的延迟技术也可用于低等待时间均衡电路或其它电路中。数字域中的常规的主动噪声消除可在数字主动噪声消除电路的一个或一个以上级之间使用基于存储器的延迟电路。本发明描述下取样单元和上取样单元的使用，而不是基于存储器的延迟电路，以在数字自适应噪声消除电路中实现一个或一个以上所要的延迟。由所述下取样单元和上取样单元实现的延迟可为可调谐的，以便允许在产生用于不同的主动噪声消除电路配置的必要延迟过程中的灵活度。论述了许多不同的自适应噪声消除电路配置，包含对两个或两个以上不同样本率域内的样本进行滤波的混合电路。对于下取样单元和上取样单元自身包含存储器延迟元件来说，下取样单元和上取样单元中的存储器延迟元件可显著小于常规的基于存储器的延迟电路所需的存储器。
图IA是展示主动噪声消除系统5的应用的概念图。主动噪声消除系统5可包括俘获背景噪声的一个或一个以上麦克风10、产生反噪声的主动噪声消除(ANC)电路12，和输出反噪声的扬声器装置14。扬声器14还可输出额外音频(例如，音乐)。为了使由扬声器14输出的反噪声大体上以相消的方式与背景噪声干扰，所述反噪声可为背景噪声的相反形式。周围环境中的背景噪声与由扬声器装置14输出的反噪声的组合可界定静寂区，如在概念上说明为图IA中围绕用户(即，人类收听者)的“静寂区”。图IB是更详细地说明实例ANC电路12的方框图。如图IB中所示，ANC电路12在数字域中操作且包含模/数转换器(ADC) 16、数字ANC电路17，和数/模转换器(DAC) 18。本发明的技术可适用于ANC电路12的数字ANC电路17。ADC 16可或者形成麦克风10的部分，在这种情况下，所述麦克风可称作数字麦克风，其输出脉码调制(PCM)样本。而且，DAC18可形成扬声器装置14的部分，在这种情况下，ANC 12的输出将在数字域中。在图IB中所示的实例中，ADC 16的输出可包括PCM样本。在音频编码的上下文中，PCM样本可包括将时域中的音频波形表示为一系列振幅的数字样本。数字ANC 17对背景噪声的数字样本进行滤波以产生对于主动噪声消除有用的反噪声。具体来说，数字ANC 17对所接收的背景噪声进行滤波以便产生反噪声。用于PCM样本的普通的数字滤波器通常需要连续滤波器级(有时称为滤波器分接头级)之间的一个样本延迟(one-sample delay)。每一滤波器级可执行增量的滤波，且将此滤波组合到反馈信号。为实现滤波器级之间的一个样本延迟，可使用存储器延迟电路。图2说明在连续的滤波器级之间使用存储器延迟电路的示范性ANC电路。输入样本，在此情况下是PCM样本，是由放大器22A到22H接收。电路的输出样本被反馈到放大器24A到24G。放大器22A到22H以及放大器24A到24G可界定到样本的滤波器分接头的施加。举例来说，放大器22A到22H以及放大器24A到24G可包括将输入信号乘以增益因子的数字乘法器电路。增益因子可经选择以实现主动噪声消除所需的所要的信号放大。加法器23A到23H将放大器22A到22H的输出分别与放大器24A到22G以及基于存储器的延迟电路25A到25G的输出进行组合，如所说明。基于存储器的延迟电路25A到25G在样本被处理时在电路的每一连续级之间提供一个样本延迟。因此，电路的不同级被基于存储器的延迟电路25A到25G分离。输入样本被每一滤波器级滤波，但当给定样本沿着基于存储器的延迟电路25A到25G移动穿过所述级时，所述滤波累加以在输出中提供合意的反噪声效应。如本文所述，从实施观点来看，此些基于存储器的延迟电路25A到25G可为不合意的。在一些情况下，PCM样本可被进一步上取样为脉冲密度调制(PDM)样本，其通常具有比PCM样本小的位深度。在典型应用中，来自模/数转换器的PDM样本可具有I到4位的位深度。信号的PDM样本表示通常使用比信号带宽高的取样率，且典型的过取样比率(例如，过取样率与基带信号的取样率之间的比率)的范围可在约64与256之间。在一些情况下，对于信号处理来说，模/数转换之后的PDM样本可具有比PCM样本大的位深度。当滤波器分接头的数目变得非常大时，图2的方法可变为不合意的。因此，使用抽取式滤波器结构可能更好，例如图3中所示的结构，其中仅需要N个滤波器分接头，同时在此些滤波器分接头之间插入K个延迟。图3的此抽取式滤波器结构可实现高达基带频率的等效的滤波操作，且可具有在基带频率之后的更高频率中的重复响应模式。
与图2的类似一样的图3的电路包含接收输入样本的第一组放大器32A到32H，和接收电路的输出作为反馈的第二组放大器34A到34G。加法器33A到33H组合经滤波的样本，如图3中所示，且基于存储器的延迟电路35A到35G提供滤波器级之间所需的延迟，以实现PDM域中的主动噪声消除。本文中所描述的电路具有示范性数目个级和放大器，但不同数目个滤波器级和放大器可用于与本发明一致的其它配置。过取样比率可指代PDM信号取样率与基带信号取样率之间的比率。举例来说，8kHz基带信号的典型的PDM表示可使用2048kHz的取样率，其中过取样比率是256。在此情况下，在分接头之间具有I个样本延迟的数字滤波器可具有整个1024kHz带宽上的效应，而所关注的信号仅横跨达4kHz。使用在滤波器分接头之间使用多个样本延迟的抽取式滤波器结构可为合意的。通过在分接头之间使用256个延迟，滤波器仍可具有达全部信号带宽(4kHz)的完全控制，但可将乘法器和加法器的数目减少I到256倍。基于存储器的延迟电路35A到35G对信号的必要延迟可随过取样比率和基带取样频率而变。因此，当音频取样频率和过取样频率较高时，所需的存储器大小可变得非常大。另外，归因于与放大器32A到32H和34A到34G相关联的滤波器系数的有限字长以及输入数据，使用此些基于存储器的延迟电路35A到35G的滤波电路可能具有稳定性问题。有限的字长意味着系数的位宽在实际情形中不够大。系数或数据的位宽(即，位宽度)可按比例增加在芯片中制造电路所需的硅面积。因此，在实际应用中使用非常大的位宽可为不合意的。然而，当位宽不够大时，系数或数据可具有相对较低的分辨率，其可将大量的量化误差或量化噪声添加到数据。图2和图3两者中的电路可在PCM域和PDM域中操作。图2中的电路可对输入信号的全部带宽具有滤波效应。图3的电路可具有输入信号带宽的1/128的滤波效应。在图3的情况下，可对剩余的带宽重复127次相同的滤波效应。当输入信号带宽是取样频率的小分数(1/128)时，图3中的电路可为有用的。举例来说，当取样频率的带宽是512KHZ且信号带宽仅为4KHz时，可在如图3中所示的滤波器分接头之间插入128个样本的延迟。不这样的话，滤波器电路可能需要多127倍的乘法器和加法器。本发明通过利用下取样单元和上取样单元对的可调整群组延迟特征而提供了一种替代性延迟结构。作为一个实例，本发明用下取样单元和上取样单元对来实现对与图4的电路41 一样的一个或一个以上基于存储器的延迟电路的取代。下取样单元和上取样单元对可具有与单元对相关联的固有延迟，但用于下取样单元和上取样单元中的存储器可包括原本在使用基于存储器的延迟电路的情况下会需要的存储器的分数。由下取样单元和上取样单元对提供的延迟量可通过选择单元的参数而为可调谐的，如下文更详细地阐释。下取样单元和上取样单元对可包括级联式积分组合器(CIC)抽取器和CIC内插器，但本发明还涵盖其它类型的下取样单元和上取样单元对。如图5中所示，举例来说，CIC抽取器51和后面的CIC内插器53可经调谐以提供与图4的基于存储器的延迟电路41等效的延迟量。此延迟量可经特别选择以提高反噪声产生。在图5的实例中，CIC抽取器51和CIC内插器53各自提供所要延迟的一半，但CIC抽取器51和CIC内插器53可经调谐以提 供不同延迟量。重要的是，与图5中的电路相关联的延迟量可大体上等效于图4的基于存储器的延迟电路41的延迟。还可包含缩放放大器52和54以避免截断相关音频缺陷。图5中所示的电路元件相对于图4的基于存储器的延迟电路41可界定更有效的方式来实现主动噪声消除电路中的信号延迟。
图5中所表示的CIC抽取器/内插器对可看作具有可变延迟的低通滤波器。CIC抽取器51可包括具有由低通滤波器和下取样器的参数确定的延迟的低通滤波器和下取样器。CIC内插器53可包括具有由低通滤波器和上取样器的参数确定的延迟的低通滤波器和上取样器。通过选择CIC参数，人们可通过CIC抽取器51实现所要延迟的一半，且通过CIC内插器53实现所要延迟的另一半。而且，通过选择CIC抽取器51和CIC内插器53的相同下取样和上取样比率，电路可在实现低通滤波和所要延迟效应的同时界定相同的输入和输出取样频率。归因于CIC电路的位生长特性，还可能需要适当的缩放来实现单元增益。缩放放大器52和54可用于此目的。CIC电路的低通频率响应还可通过抑制高频量化噪声来帮助稳定主动噪声消除。使用CIC电路的缺点可包含CIC抽取器51和/或CIC内插器53的小混叠效应和可能的带内信号下降。然而，通过选择使混叠效应和带内信号下降最小化的CIC参数，混叠效应和带内信号下降可变为可忽略的。下文论述不同的CIC参数。图6是与本发明一致的电路图。在此情况下，CIC延迟电路64A到64G取代常规存储器电路来提供所要延迟。CIC延迟电路64A到64G中的每一者可包括下取样单元和上取样单元，其中下取样单元和上取样单元各自经调谐以使得与经由所述下取样单元和上取样单元处理样本相关联的组合延迟对应于预先界定的延迟，所述预先界定的延迟经选择以促进主动噪声消除。CIC延迟电路64A到64G相对于基于存储器的延迟电路可包括较少的硬件和改进的稳定性。在图6的电路以及本文中所描述的其它电路中，输入样本可表示与背景噪声相关联的音频样本，且输出样本可包括表示反噪声的音频样本，所述反噪声将大体上相消地干扰背景噪声。图6的电路包含接收输入样本的第一组放大器61A到61H，和接收电路的输出作为反馈的第二组放大器63A到63G。加法器62A到62H组合经滤波的样本，如图3中所示，且CIC延迟电路64A到64G提供滤波器级之间所需的延迟，以实现主动噪声消除。再者，本发明提议将CIC抽取器/内插器对用作可变延迟，其产生与下取样因子R成比例的延迟。在此情况下，可根据抽取因子⑷生长通过增加下取样因子R来增加延迟。总之，基于CIC的延迟在实施于数字专用集成电路(ASIC)中时相对于常规的基于存储器的延迟电路可减少硬件区域。而且，CIC抽取器/内插器对可实现低通滤波的边界效应，其可增强无限脉冲响应(IIR)滤波的稳定性。下取样单元和上取样单元对(例如，CIC抽取器/内插器对)可串联布置。在图6的电路中，CIC延迟电路64A到64G中的每一者可包括串联布置的CIC抽取器/内插器对。在下文更详细地描述的其它情况下，下取样单元和上取样单元对可串联布置，但在下取样单元与上取样单元之间也可包含其它组件。如图5中所示，CIC滤波器可包括CIC抽取器51 (其为下取样器的一个实例)和CIC内插器(其为上取样器的一个实例)。级联积分器和组合器可用于形成CIC抽取器51和CIC内插器53。图7说明CIC抽取器的一个实例，例如图5的CIC抽取器51。图7中所示的CIC 抽取器可包括转换单元701，转换单元701将传入样本转换为特定位深度，例如21位。加法器702和延迟元件703形成第一积分器，且加法器704和延迟元件705形成第二积分器。因此，元件702、703、704和705形成二级积分器。零阶保持元件706包括将数据率减少(例如)32、64、128或256倍的下取样器。下取样比率可对应于R = dm*8。在此情况下，dm是过取样频率(OSF)与512KHz的比率，因为512KHz是所有过取样频率的最大公分母(GCF)。变量“dm”通常为自然数。R表示过取样频率(例如，64KHz)。通过如上界定dm，可确保经下取样的域独立于输入过取样频率而被映射到64KHz。零阶保持元件706的数据率输出可为64千赫兹，但可使用其它数据率。延迟元件(例如705和707)可相对小，且可在没有太大复杂性的情况下使用基于存储器的延迟电路。在图7中(也在图9中)，变量dm与上文提及的dm相同，即过取样频率。延迟元件707和加法器708形成第一组合器，且延迟元件709和加法器710形成第二组合器。因此，元件707、708、709和710形成二级组合器。元件711包括Σ-Λ调制器。Σ -Δ调制器的额外细节在下文关于图9进行论述。在图7中，元件701、702、703、704和705可在上取样频率下操作，而元件707、708、709和710可在下取样频率下操作，其中上取样频率比下取样频率大一因子。举例来说，上取样频率可比下取样频率大8、16、32、64、 128,256或2n的其它倍数倍，其中η为正整数。图8说明CIC内插器的一个实例，例如图5的CIC内插器53。图8中所示的CIC内插器可包括转换单元801，转换单元801将传入样本转换为特定位深度，例如从23位转换到24位。此位深度扩展可变化，且可为CIC内插器设计的相当标准的部分。延迟元件804和加法器803形成第一组合器。转换单元805为加法器806转换输入数据位宽。图8中所示的CIC内插器在内部扩展数据流级的位宽，且此程序经执行以在使用CIC内插器时扩展数据线的位宽。延迟元件807和加法器806形成第二组合器。因此，元件803、804、805、806和807形成二级组合器。元件808包括将数据率上取样一因子(例如，32倍)的上取样器。转换单元809为加法器810转换输入数据位宽。加法器810和延迟元件811形成第一积分器，且加法器813和延迟元件814形成第二积分器。转换单元812位于第一积分器与第二积分器之间以为加法器813调整第一积分器的输出。因此，元件810、811、812、813和814形成二级积分器。元件815包括Σ -Δ调制器。Σ - Λ调制器的额外细节在下文关于图9进行论述。在图8中，元件801、802、803、804、805和806可在下取样频率下操作，而元件809、810、811、812、813、814和815可在上取样频率下操作，其中上取样频率比下取样频率大一因子。举例来说，上取样频率可比下取样频率大8、16、32、64、128,256或2η的其它倍数倍，其中η为正整数。更一般来说，CIC积分器53可包括在高过取样频率(OSF)率下操作的N个数字积分器级，其中N为整数。每一级可实施为具有单位反馈系数的一极滤波器。图8中所示的电路的梳状区段(例如，区段803到806)在低取样率0SF/R(64KHz)下操作，其中R为整数率改变因子。梳状区段为CIC内插器或抽取器的级，其计算输入与经延迟的输入(例如，元件803到806)之间的差。此梳状区段可包括N个梳状级，其中每级具有M个样本的微分延迟。在主动噪声消除实施方案中，微分延迟可为M = 4，且级的数目可设定为N = 2。可通过下式给出参考OSF取样率的本文中所描述的CIC延迟电路的等效传递函数(例如，CIC抽取器和CIC内插器对)
权利要求
1.一种设备，其包括 下取样单元；以及 上取样单元，其中所述下取样单元和所述上取样单元各自经调谐以使得与经由所述下取样单元和所述上取样单元处理样本相关联的组合延迟对应于针对所述设备而选择的预先界定的延迟。
2.根据权利要求I所述的设备，其中所述组合延迟是所述设备的可调谐参数。
3.根据权利要求I所述的设备，其中所述设备包括经配置以执行主动噪声消除的主动噪声消除电路，且其中所述预先界定的延迟经选择以促进所述主动噪声消除。
4.根据权利要求I所述的设备，其中所述上取样单元紧跟在所述下取样单元之后，以提供用于所述样本的所述预先界定的延迟。
5.根据权利要求I所述的设备，其中所述下取样单元包括级联式积分组合器CIC抽取器，且所述上取样单元包括CIC内插器。
6.根据权利要求5所述的设备，其中所述组合延迟可基于所述下取样单元和所述上取样单元的取样比率而调谐。
7.根据权利要求6所述的设备，其中所述组合延迟还基于所述下取样单元和所述上取样单元的级数(N)和微分延迟(M)的固定值。
8.根据权利要求3所述的设备，其进一步包括一组放大器、加法器和延迟元件，所述组放大器、加法器和延迟元件界定一组滤波器，所述组滤波器对所述下取样单元的输出进行滤波且提供对所述上取样单元的输入，其中对应于所述预先界定的延迟的所述组合延迟匹配于与所述组滤波器相关联的延迟。
9.根据权利要求I所述的设备，其中所述下取样单元和所述上取样单元各自经调谐以产生所述组合延迟的一半。
10.根据权利要求I所述的设备，其中所述设备包括主动噪声消除电路，所述主动噪声消除电路包含所述下取样单元和所述上取样单元以产生所述预先界定的延迟，其中所述预先界定的延迟经选择以促进所述主动噪声消除，所述设备进一步包括俘获音频信息的麦克风、将所述所俘获的音频信息转换为样本的数/模转换器，和输出由所述主动噪声消除电路产生的反噪声的扬声器。
11.一种执行主动噪声消除的方法，所述方法包括 经由下取样单元和上取样单元来处理样本，其中与经由所述下取样单元和所述上取样单元处理样本相关联的组合延迟对应于预先界定的延迟，所述预先界定的延迟经选择以促进主动噪声消除。
12.根据权利要求11所述的方法，其中所述组合延迟是包含所述下取样单元和所述上取样单元的电路的可调谐参数。
13.根据权利要求12所述的方法，其中所述电路包括主动噪声消除电路。
14.根据权利要求11所述的方法，其中所述上取样单元紧跟在所述下取样单元之后，以产生用于所述样本的所述预先界定的延迟。
15.根据权利要求11所述的方法，其中所述下取样单元包括级联式积分组合器CIC抽取器，且所述上取样单元包括CIC内插器。
16.根据权利要求15所述的方法，其中所述组合延迟可基于所述下取样单元和所述上取样单元的取样比率而调谐，所述方法进一步包括基于所述取样比率来调谐所述组合延迟。
17.根据权利要求16所述的方法，其中所述组合延迟还基于所述下取样单元和所述上取样单元的级数N和微分延迟M的固定值。
18.根据权利要求11所述的方法，其进一步包括经由一组放大器、加法器和延迟元件来处理所述样本，所述组放大器、加法器和延迟元件界定一组滤波器，所述组滤波器对所述下取样单元的输出进行滤波且提供对所述上取样单元的输入，其中对应于所述预先界定的延迟的所述组合延迟匹配于与所述组滤波器相关联的延迟。
19.根据权利要求11所述的方法，其中所述下取样单元和所述上取样单元各自经调谐以产生所述组合延迟的一半。
20.根据权利要求11所述的方法，其中所述下取样单元和所述上取样单元形成产生反噪声的主动噪声消除电路的部分，所述方法进一步包括 俘获音频信息， 将所述所俘获的音频信息转换为样本， 经由所述主动噪声消除电路来处理所述样本以产生所述反噪声；以及 输出由所述主动噪声消除电路产生的所述反噪声。
21.一种装置，其包括 用于下取样的装置；以及 用于上取样的装置，其中所述用于下取样的装置和所述用于上取样的装置各自经调谐以使得与下取样和上取样相关联的组合延迟对应于预先界定的延迟。
22.根据权利要求21所述的装置，其中所述组合延迟是所述装置的可调谐参数。
23.根据权利要求21所述的装置，其中所述装置包括经配置以执行主动噪声消除的主动噪声消除电路，且其中所述预先界定的延迟经选择以促进所述主动噪声消除。
24.根据权利要求21所述的装置，其中所述用于上取样的装置紧跟在所述用于下取样的装置之后，以提供用于所述样本的所述预先界定的延迟。
25.根据权利要求21所述的装置，其中所述用于下取样的装置包括级联式积分组合器CIC抽取器，且所述用于上取样的装置包括CIC内插器。
26.根据权利要求25所述的装置，其中所述组合延迟可基于所述用于下取样的装置和所述用于上取样的装置的取样比率而调谐。
27.根据权利要求26所述的装置，其中所述组合延迟还基于所述用于下取样的装置和所述用于上取样的装置的级数(N)和微分延迟(M)的固定值。
28.根据权利要求23所述的装置，其进一步包括一组放大器、加法器和延迟元件，所述组放大器、加法器和延迟元件界定一组滤波器，所述组滤波器对所述用于下取样的装置的输出进行滤波且提供对所述用于上取样的装置的输入，其中对应于所述预先界定的延迟的所述组合延迟匹配于与所述组滤波器相关联的延迟。
29.根据权利要求21所述的装置，其中所述用于下取样的装置和所述用于上取样的装置各自经调谐以产生所述组合延迟的一半。
30.根据权利要求21所述的装置，其中所述装置包括主动噪声消除电路，所述主动噪声消除电路包含所述用于下取样的装置和所述用于上取样的装置，其中所述预先界定的延迟经选择以促进所述主动噪声消除，所述装置进一步包括俘获音频信息的麦克风、将所述所俘获的音频信息转换为样本的数/模转换器，和输出由所述主动噪声消除电路产生的反噪声的扬声器。
31.一种计算机可读存储媒体，其包括在处理器中执行后即刻致使所述处理器执行主动噪声消除的指令，其中所述指令致使所述处理器 经由下取样单元和上取样单元来处理样本，其中与经由所述下取样单元和所述上取样单元处理样本相关联的组合延迟对应于预先界定的延迟，所述预先界定的延迟经选择以促进主动噪声消除。
32.根据权利要求31所述的计算机可读存储媒体，其中所述组合延迟是包含所述下取样单元和所述上取样单元的电路的可调谐参数，其中所述指令致使所述处理器选择所述可调谐参数。
33.根据权利要求31所述的计算机可读存储媒体，其中所述电路包括主动噪声消除电路且所述处理器选择用于所述电路的所述预先界定的延迟。
34.根据权利要求31所述的计算机可读存储媒体，其中所述上取样单元紧跟在所述下取样单元之后，以产生用于所述样本的所述预先界定的延迟。
35.根据权利要求31所述的计算机可读存储媒体，其中所述下取样单元包括级联式积分组合器CIC抽取器，且所述上取样单元包括CIC内插器。
36.根据权利要求35所述的计算机可读存储媒体，其中所述组合延迟可基于所述下取样单元和所述上取样单元的取样比率而调谐，其中所述指令致使所述处理器基于所述取样比率来调谐所述组合延迟。
37.根据权利要求36所述的计算机可读存储媒体，其中所述组合延迟还基于所述下取样单元和所述上取样单元的级数N和微分延迟M的固定值，其中所述指令致使所述处理器基于N和M来调谐所述组合延迟。
38.根据权利要求31所述的计算机可读存储媒体，其中所述指令致使装置经由一组放大器、加法器和延迟元件来处理所述样本，所述组放大器、加法器和延迟元件界定一组滤波器，所述组滤波器对所述下取样单元的输出进行滤波且提供对所述上取样单元的输入，其中对应于所述预先界定的延迟的所述组合延迟匹配于与所述组滤波器相关联的延迟。
39.根据权利要求31所述的计算机可读存储媒体，其中所述下取样单元和所述上取样单元各自经调谐以产生所述组合延迟的一半。
40.根据权利要求31所述的计算机可读存储媒体，其中所述下取样单元和所述上取样单元形成产生反噪声的主动噪声消除电路的部分，其中所述指令致使所述处理器 俘获音频信息， 将所述所俘获的音频信息转换为样本， 经由所述主动噪声消除电路来处理所述样本以产生所述反噪声；以及 输出由所述主动噪声消除电路产生的所述反噪声。
全文摘要
本发明描述可用于数字域中的主动噪声消除的电路配置。具体来说，本发明提出使用下取样单元和上取样单元而不是基于存储器的延迟电路在数字自适应噪声消除电路或使用延迟进行信号处理的其它电路中实现一个或一个以上所要的延迟。由所述下取样单元和所述上取样单元实现的所述延迟可为可调谐的，以便允许在产生用于不同的主动噪声消除电路配置的必要延迟过程中有灵活度。论述了许多不同的自适应噪声消除电路配置，且所述技术对于例如低等待时间均衡电路等其它类型的电路可能也是有用的。
文档编号G10K11/178GK102648492SQ201080052213
公开日2012年8月22日 申请日期2010年10月26日 优先权日2009年11月18日
发明者张国亮, 朴贤真, 李仁 申请人:高通股份有限公司