钽源前驱体及其制备方法和TaN薄膜电阻的制备方法

文档序号:9258346阅读:1044来源:国知局
钽源前驱体及其制备方法和TaN薄膜电阻的制备方法
【技术领域】
[0001] 本发明涉及薄膜电阻,尤其是涉及钽源前驱体及其制备方法和TaN薄膜电阻的制 备方法。
【背景技术】
[0002] 迄今为止,已有数百万的埋嵌无源元件被应用于各种形式的电子设备中。随着集 成电路技术的发展要求,元器件将会向着高性能、小型化、轻薄化的方向发展,以及可靠性 更高的嵌入元器件印制电路板。在PCB上安装的元件中,焊点最多的是电阻元件,几乎占有 搭载元件的半数以上,尤其是移动电话机器中,电阻元件以外大多数搭载元件正在趋向于 高密度化。高密度化部品安装的解决策略之一是电阻元件,使用埋置的方式把电阻埋置到 PCB内部可以节省PCB板面大量的表面积和空间,并且还能避免信号传输中不必要的寄生 电感和寄生电容,能够使信号的传输更加完整。
[0003] 传统的在基板中埋入电阻的方法是丝网印刷法(中国专利CNl567485A、美国专利 第 6030553 号、中国专利 CN101033349A、中国专利 CN101868064A、中国 CN102548238A),即, 首先将石墨或碳黑粉末同其它添加剂一起分散混合在树脂粘结剂中,调配成电阻浆料,然 后,利用网印方式,一次将大量的电阻器糊状物印在电路基板上,最后通过烘烤硬化后制 成,其阻值通过激光切割的方式进行修整。这种方法生产效率较高且工艺较简单,对材料和 设备的要求也不高,但电阻膜较厚(微米级厚膜电阻)且厚度及均匀度不易控制,阻值精度 较低(±10%),固化过程中长时间的高温处理极易对电路板尤其是柔性电路板及其上的其 它元器件造成一定的损坏;而且,此类碳胶网印电阻油墨更为致命的一个缺点是:铜和碳 粉之间的界面腐蚀造成的电阻漂移(阻值增加),使得碳胶电阻在高温高湿环境下的阻值稳 定性很差,一般大于20%,严重影响了内埋电阻线路板在一些恶劣环境下的使用性能。基于 以上原因,亟待开发出一种新型的埋嵌薄膜电阻技术,以满足电子封装系统不断发展的薄 型化、轻型化、精确化、低成本化以及高可靠性等的技术要求。
[0004] 在各种类型的无源元器件中,氮化钽(TaN)薄膜将成为前途较好的埋嵌电阻候选 材料,因为它们的方块电阻能够达到更高的阻值,并且具有良好的可靠性。一般来说,氮化 钽有许多令人满意的特性,比如:电阻率随温度变化有较好的稳定性、硬度、化学惰性和良 好的耐腐蚀性;而且,铜和钽以及铜和氮之间也不形成化合物,从根本上杜绝了界面腐蚀造 成的电阻漂移问题。TaN薄膜已经能够应用物理(PVD)和化学气相沉淀(CVD)技术制备,但 两种方法均存在一定的缺点,如:PVD法不易得到化学计量的TaN薄膜,在高深宽比的复杂 器件表面不易沉积均匀的薄膜镀层,高能量离子的轰击可能会破坏基底上待处理器件的结 构等;MOCVD (有机金属化学气相沉积)法的主要缺点是大多数金属-有机物前驱体在空气 中易氧化或受潮,导致前驱体结构发生变化,难以制得所需要的薄膜;另外,有机碳链的存 在会导致TaN薄膜中杂质碳的含量过多。
[0005] 原子层沉积(ALD)法是一种极有潜力的TaN薄膜制备方法,相比其他方法具有许 多优点,如薄膜厚度可以灵活、准确控制,可以很容易地得到均匀的共形薄膜;薄膜能够自 行生长;过程温度较低;可以在复杂精细器件表面均匀镀膜等。原子层沉积本质上是一种 特殊的化学气相沉积(CVD)方法,是将气相前驱体脉冲交替地通入反应室,并在沉积基底 上发生表面化学吸附反应,从而逐层形成薄膜的方法。前驱体在表面的化学吸附具有自限 制性和自饱和性的特点,因此可通过反应的循环次数来控制薄膜的厚度。在前驱体脉冲之 间需要用惰性气体清洗原子层沉积反应室,以带走反应表面吸附的多余前驱体和副产物, 防止类似传统CVD的反应发生,从而保证薄膜的逐层生长。ALD并非一个连续的工艺过程, 是由一系列半反应组成,它的每一个单位循环包含如下四个步骤:①通入前驱体A脉冲,其 在材料表面化学吸附;②通入惰性气体进行清洗,排除副产物和多余的前驱体;③通入前 驱体B脉冲,与已吸附的前驱体A发生反应生成薄膜;④再次通入惰性气体进行清洗。一个 循环生长一层超薄材料,沉积速度为每循环0.1 nm左右,如此循环往复,即可逐层地生长薄 膜。
[0006] 但是原子层沉积(ALD)法制备的TaN薄膜仍然存在薄膜性能不稳定的缺陷,尤其 是难于应用在埋入式薄膜电阻。

【发明内容】

[0007] 本发明所要解决的技术问题之一是提出一种新的用于沉积TaN薄膜的钽源前驱 体。
[0008] 本发明所要解决的技术问题之二是提出一种新的一种TaN薄膜电阻的制备方法。
[0009] 本发明所要解决的技术问题之三是提出一种新的钽源前驱体的制备方法。
[0010] 本发明通过下述手段解决前述技术问题:
[0011] -种用于沉积TaN薄膜的钽源前驱体,包括:Ta (ButN) (NEt2)3、Ta (ButN) (NEtMe) 3、Ta (PriN) (NEt2)3、Ta (NCMe2Et) (NEt2)3、Ta (NMe2)5 中的任意一种或两种以上的混合 物。本发明所提出的钽源前驱体与现有技术相比在同样的温度下具有更高的蒸汽压,同时 具有更1?的热稳定性。
[0012] 一种TaN薄膜电阻的制备方法,包括TaN薄膜沉积步骤,所述TaN薄膜沉积步骤包 括以下步骤:
[0013] S1、向沉积室内通入钽源前驱体气相脉冲,以在基底上吸附所述钽源前驱体,其 中,所述钽源前驱体为:Ta (ButN) (NEt2) 3、Ta (ButN) (NEtMe) 3、Ta (PriN) (NEt2) 3、Ta (NCMe2Et) (NEt2) 3、Ta (匪e2)5中的任意一种或两种以上的混合物;
[0014] S2、向沉积室内通入H等离子体脉冲,以与吸附在基底上的所述钽源前驱体发生 还原反应生成TaN。
[0015] 优选所述步骤SI和S2之间还包括步骤:S11、向沉积室内通入惰性气体脉冲以排 除多余的钽源前驱体。
[0016] 优选所述步骤S2之后还包括步骤:S22、向沉积室内通入惰性气体脉冲以对所述 基底进行清洗。
[0017] 优选步骤Sl通入钽源前驱体气相脉冲的脉冲时间为1-5S,步骤S2中通入H等离 子体脉冲的脉冲时间为5-10S。
[0018] 优选所述步骤Sll中通入惰性气体脉冲的脉冲时间为4-10S。
[0019] 优选所述步骤S22中通入惰性气体脉冲的脉冲时间为4-10S。
[0020] 上述制备方法可应用于在柔性线路板(FPC)中沉积埋入式TaN薄膜电阻。
[0021] 本发明的TaN薄膜电阻的制备方法所采用的钽源前驱体具有高蒸汽压、高热稳定 性,因而相对于现有制备方法,本发明能够降低沉积的温度,可应用于在不适宜高温的基底 上沉积薄膜,而且由于采用高能量的H等离子体作为反应试剂,能够进一步降低沉积所需 温度,提高生长速度,同时还能够提高TaN薄膜的性能。
[0022] 一种钽源前驱体的制备方法,所述钽源前驱体为:Ta (ButN) (NEt2) 3、Ta (ButN) (NEtMe)3、Ta (PriN) (NEt2) 3、Ta (NCMe2Et) (NEt2)3,所述方法包括以下步骤:
[0023] 将14-18份硅烷化试剂与20-25份胺基化试剂在甲苯溶液中反应,然后添加20-30 份五氯化钽并搅拌反应后,加入19-23份吡啶搅拌过夜后过滤得到粗产物;
[0024] 将所述粗产物于甲苯中进行低温重结晶进一步纯化,得到结晶状产物;
[0025] 将所述结晶状产物悬浮于正己烷中,然后加入20-25份仲胺基化试剂的正己烷悬 浮液进行反应,反应液过夜后过滤,将滤液浓缩后减压蒸馏获得前述钽源前驱体;
[0026] 其中,所述硅烷化试剂为:三甲基氯化硅;所述仲胺基化试剂为二乙胺基锂或甲 乙胺基锂;所述胺基化试剂为叔丁基胺、异丙基胺或叔戊基胺。
[0027] 本发明的钽源前驱体的制备方法具有较高的产品纯度和较高的产率。
【具体实施方式】
[0028] 下面结合优选的实施方式对本发明作进一步说明。
[0029] 一种用于沉积TaN薄膜的钽源前驱体,包括:三(二乙胺基)叔丁胺基钽Ta (ButN) (NEt2)3 (英文缩写为:TBTDET)、三(甲乙胺基)叔丁胺基钽Ta (ButN) (NEtMe)3 (英文缩写 为:TBTEMT)、三(二乙胺基)异丙胺基钽Ta (PriN) (NEt2)3 (英文缩写为:IPTDET)、三(二 乙胺基)叔戊胺基钽Ta (NCMe2Et) (NEt2)3 (英文缩写为:TAIMATA)、五(二甲胺基)钽Ta (匪e2)5 (英文缩写为:PDMAT)中的任意一种或两种以上的混合物。
[0030] 上述钽源前驱体的蒸汽压和热稳定性如下表所示:
[0031]
[0032] 由以上五种钽的胺基化合物前驱体的蒸汽压可见,钽的胺基化合物前驱体具有较 高的蒸汽压,其中以TBTEMT和TAIMATA的最高,较高的蒸汽压意味着所需的沉积温度就较 低,这对于在不耐高温的载体上进行薄膜沉积特别有利。基于钽源前驱体的高挥发性和热 稳定性,其特别适合在对高温高湿以及酸碱比较敏感的柔性电路板上制作埋嵌薄膜电阻, 所得氮化钽薄膜电阻具有较高的致密度、宽广的阻值范围、极薄的厚度且膜厚可控、薄膜厚 度和外观均匀、无缺陷且无卤素污染等优点。
[0033] 进一步地,由以上五种钽的胺基化合物前驱体的热稳定性可见,TAIMATA、TBTDET 和TBTEMT的热稳定性明显高于IPTDET和PDMAT,说明叔戊基团或叔丁基团的热稳定性要高 于乙基或甲基,含亚胺基的配位体热稳定性高于含胺基配位体。
[0034] 本实施例还提供一种TaN薄膜电阻的制备方法,其采用等离子体增强原子沉积的 方法,具体包括以下步骤:
[0035] S1、向沉积室内通入钽源前驱体气相脉冲,以在基底上吸附所述钽源前驱体,其 中,所述钽源前驱体为:Ta (ButN) (NEt2) 3、Ta (ButN) (NEtMe) 3、Ta (PriN) (NEt2) 3、Ta (NCMe2Et) (NEt2) 3、Ta (匪e2)5中的任意一种或两种以上的混合物,脉冲时间l_5s。
[0036] S11、向沉积室内通入惰性气体脉冲以排除多余的钽源前驱体,通入惰性气体脉冲 的脉冲时间为4-10s。
[0037] S2、向沉积室内通入H或N等离子体脉冲,以与吸附在基底上的所述钽源前驱体发 生还原反应生成TaN,等离子体脉冲时间5-10s。
[0038] S22、向沉积室内通入惰性气体脉
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1