具有贯穿衬底通孔（tsv）衬底插塞的电容式微机械超声换能器（cmut）的制作方法
【技术领域】
[0001] 公开的实施例涉及电容式微机械超声换能器（CMUT)装置及其制造方法。
【背景技术】
[0002] CMUT装置在医学应用中变得日益流行。例如，CMUT装置已经用来改进医学超声成 像探针。CMUT装置还用来提供用于药学疗法中的高强度聚焦超声。此外，CMUT装置能够用 来生成用于多种应用（包括手势感测和气流监测）的空中超声。通常直接在硅衬底上（即 在硅晶片上）生成常规CMUT装置。例如，常常使用微机电系统（MEMS)制造技术制造常规 CMUT装置，在该技术中，脱模层被蚀刻出来，留下独立（柔性）膜。通常使膜的顶部金属化 以降低顶部（电极）板的电阻，并且膜随后被用作换能器以发送并接收超声信号。
[0003] CMUT装置（CMUT芯片或阵列）包括一个或更多CMUT元件，并且每个CMUT元件能 够包含多个CMUT单元中的一个。常规CMUT装置利用接合焊盘提供电气触点到阵列中的每 个CMUT元件的顶部板，如，多个接合焊盘用于包括布置在CMUT阵列中的多个CMUT元件的 CMUT装置。因为接合线被提升到接合焊盘上方，所以接合焊盘远离CMUT阵列中的CMUT元 件设置以帮助封装。这种约束不仅由于互连路由线的需要而增加CMUT阵列芯片尺寸，还降 低性能并且使封装过程变复杂。增加的芯片尺寸和复杂的封装过程都增加封装CMUT芯片 的费用。
【发明内容】
[0004] 公开的实施例描述解决CMUT装置问题的方案，在CMUT装置问题中，连接到每个 CMUT元件的顶部板的接合焊盘的常规使用被认为是大幅约束设计并增加CMUT装置的尺 寸，包括CMUT元件的2维（2D)CMUT阵列。为了将接合焊盘连接到大的2DCMUT阵列（如， 大于等于CMUT元件的IOX10阵列）的每个CMUT元件，涉及在CMUT芯片的顶侧上大量使 用互连迹线，由此增加芯片尺寸并降低CMUT性能。
[0005] 公开的实施例包括CMUT装置，其具有衬底的单晶材料（如硅）的贯穿衬底通孔 (TSV)插塞以允许底侧触点通过具有单晶衬底材料的芯片连接到CMUT元件的顶部板，从而 帮助2DCMUT阵列的生产。一个常规TSV工艺流程使用深衬底刻蚀（如博斯刻蚀）形成嵌 入通孔，将介电内衬增加到嵌入通孔，钨（W)或铜（Cu)填充嵌入有内衬的TSV通孔，随后使 用显示工艺暴露多个TSV。这种TSV结构要求使用多个、耗时、昂贵的工艺步骤，如深Si通 孔刻蚀，以形成嵌入通孔，并且在Cu的情况下，需要厚Cu电镀和厚Cu膜的化学机械抛光 (CMP)〇
[0006] 公开的方法利用单晶材料（如单晶硅衬底）作为多个TSV的导电材料。因此，用 于形成TSV的常规厚Cu电镀和CuCMP步骤省略。仅保留深衬底（如硅刻蚀、如博斯刻蚀） 以形成所公开的TSV，简化CMUT制造工艺。
【附图说明】
[0007] 图IA是描述根据一个示例实施例的示为具有单个CMUT单元的CMUT元件的一个 示例CMUT装置的俯视图。
[0008] 图IB是描述图IA中所示的沿着所示剖切线A-A'的示例CMUT装置/元件/单元 的截面图。
[0009] 图2A-2G是示出根据一个示例实施例形成CMUT装置的一个示例方法的处理进程 的横截面图。
[0010] 图3是描述根据一个示例实施例的包括多个CMUT元件的一个示例性CMUT装置的 俯视图，其中，每个CMUT元件包括耦合在一起的多个图IA和图IB中所示的CMUT单元。
【具体实施方式】
[0011] 电容式微机械超声换能器（CMUT)传感器单元实体是CMUT传感器单元。多个CMUT 传感器单元能够并联连接（例如，利用电气上常见的可移动膜120b)以形成CMUT元件。 CMUT元件能够具有任意数量（大于等于1)的CMUT单元。通常，元件中的CMUT单元越多， 元件响应于给定激励能够生成的超声输出压力越大。CMUT阵列（装置/芯片）能够具有 任意数量的CMUT元件。各个CMUT元件的电极中的其中一个电极（如顶部电极）能够彼此 电气隔离以允许每个CMUT元件独立连接以便被单独可寻址。如本文所述，针对CMUT元件 中的每个CMUT单元，使用电气上常见的可移动膜120b允许每个元件中的所有单元由单个 TSV寻址。
[0012] 图IA示出根据一个示例性实施例、被示为具有单个CMUT单元IOOa的CMUT元件 的一个示例CMUT装置100,其中沿着剖切线A-A'提供下文描述的图IB以及图2A-2G中所 示的截面描述。CMUT单元IOOa包括单晶材料（如，大体积单晶硅或单晶衬底上的硅外延 层）的第一衬底101，其具有顶侧102和底侧103。
[0013] 如图IB所示，顶侧102包括在其上的图形化介电层，其包括厚介电区域106和薄 介电区域107。贯穿衬底通孔（TSV) 111延伸第一衬底101的整个厚度到达第一衬底101的 底侧103。TSV111由第一衬底101的单晶材料形成，并且由隔离区域（如沟槽环）131电 气隔离，其中隔离区域将TSV111与单晶材料的周围区域电气隔离。TSV111位于第一衬底 101的顶侧接触区域l〇2a下方。
[0014] 示为SOI衬底115 (图2A中所示）的第二衬底的膜层120接合（如真空接合或真 空熔化接合）到厚介电区域106并在第一衬底101的薄介电区域107上方，以在所示MEMS 腔体114上方提供可移动膜120b。图形化顶侧金属层（如AlCu) 161在顶侧衬底接触区域 102a上方以及在可移动膜120b上方，图形化顶侧金属层161包括将顶侧接触区域102a耦 合到可移动膜120b的部分161c和在可移动膜120b上方的部分161b。
[0015] 第一衬底101能够包括单晶硅或单晶硅上的外延硅。第一衬底101通常具有小于 或等于0.IQ-cm的电阻率并且能够被p型或n型掺杂。CMUT单元IOOa示出包括第一衬底 101的底侧103上的图形化背侧金属层167,其包括接触TSV111的底侧的第一图形化层部 分167a(以提供第一电极触点到可移动顶板）和接触TSV111外侧的第一衬底101的底侧 103的第二图形化层部分167b，以提供第二固定电极触点。没有顶侧触点，因此，CMUT装置 100也不需要接合焊盘。
[0016] 注意，能够调节CMUT装置厚度和尺寸以适应具体应用。例如，用于以180kHz运行 的空中超声应用的典型示例尺寸是=CMUT单元具有直径为I. 12_的可移动膜120b、板宽为 I. 32mm的图形化顶侧金属层161 (CMUT单元IOOa的侧面上的顶侧金属层161的100ym板 重叠）和厚度为14ym的可移动膜120b。
[0017] 作为一种SOI衬底的一种替代，为了降低费用，第二衬底能够包括标准的硅体衬 底材料，其能够被接合到第一衬底101的厚介电区域106。在此实施例中，在接合之后，通 过背面研磨（backgrind)以及抛光能够将第二衬底材料变薄以达到期望目标膜厚度（如 14ym±5ym厚）。
[0018] 图2A-2G示出根据一个示例实施例形成CMUT装置的示例方法在制造的不同阶段 期间的步骤。虽然所描述的CMUT装置被形成具有包含单个CMUT传感器单元的单个元件， 如上所公开的CMUT装置可以被形成具有多个CMUT元件，其每个具有一个或更多CMUT单元 以形成CMUT阵列（参考下列图3所述）。
[0019] 图2A示出CMUT装置的一个示例实施例，该CMUT装置具有包含单个CMUT单元IOOa 的单个CMUT元件。能够使用用于形成所公开的CMUT装置的其他技术，而不偏离本公开的 范围，包括，形成包括多个所公开的CMUT元件的CMUT装置。CMUT元件内的若干CMUT单元 能够通过与给定CMUT元件中的CMUT单元的可移动膜120b親合在一起而并联连接，以便提 高给定区域上的输出压力。并联连接CMUT单元降低阻抗（用于驱动的）。CMUT元件能够 彼此电气隔离以独立地用于帮助波束控制或改善大的区域上的空间分辨率。人们也能够差 分地驱动/感测CMUT单元以改善共模信号或消除制造非对称性。
[0020] 厚介电区域106 (如包括氧化硅层）被提供在第一衬底101的顶侧102上。第一 衬底101通常能够包括任意单晶衬底材料，包括硅基衬底或其他衬底。第一衬底101提供 低衬底电阻率（小于等于〇.IQ_cm)，如约为0.01Q-cm。
[0021] 在一个具体实施例中，为了形成厚介电区域106,使用高压氧化（HiPOx)工艺形成 厚度达4. 5ym到5. 5ym的厚氧化硅层。HiPOx的使用有助于厚的热氧化层快速生长并且 大致提供通常小于1 %的芯片两端的良好厚度控制。针对原始的第一衬底101 (如大量单晶 硅晶片），HiPOx工艺条件的一个具体示例设置包括25大气压力下、1，000°C的温度、置于蒸 汽中达9. 5小时，以及随后在该工艺中刻蚀对齐标记用于光刻。
[0022] 可选地，厚介电区域106还可以包括常规热生长的二氧化硅，如使用区域性硅片 氧化（LOCOS)工艺，其中，通常使用氮化硅作为氧化或沉积的介电层（包括氧化硅或其他介 电材料）的掩膜，在硅晶片上的选择区域（这里是厚介电区域106)中形成二氧化硅。然 而，利用常规氧化的LOCOS方法通常将不产生5ym厚（或更厚）的氧化层，并且沉积的介 电（如氧化）膜通常将不能提供芯片两端的小于