专利名称：肖特基器件的耐压不良的检测电路的制作方法
技术领域：
本实用新型涉及半导体封装测试技术领域，是ー种用于双芯片、共引脚封装的肖特基器件的耐压不良的检测电路。
背景技术：
肖特基ニ极管是肖特基势鱼ニ极管(Schottky Barrier Diode,缩写成SBD)的简称，它是以贵金属(金、银、铝、钼等)为正极，以N型半导体为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因此，SBD也称为金属一半导体ニ极管或表面势垒ニ极管，它是ー种热载流子ニ极管。肖特基ニ极管具有反向恢复时间(Reverse Recovery Time,缩写成Trr)短、正向导通压降低、承受电流能力大等优点，被广泛的应用于高频、大电流、低电压整流电路以及 微波电子混频电路、检波电路、高频数字逻辑电路等。为节约生产成本和方便应用，对于应用需求电流较大时，习惯于把两颗芯片封装于同一管壳内并共用ー个引脚，这样可以节约生产成本，同时两颗管芯既可以作为独立的肖特基器件単独使用，又可以并联后作为ー颗肖特基器件应用，非常方便。在半导体封装测试エ厂，一般要求对封装成品进行100%的电參数筛选，即使在芯片制造厂，也会要求对成品芯片按一定比例进行电參数抽查测试。目前对于芯片和成品电參数筛选方式是把两颗芯片当成単独的、没有关联的两颗独立器件来进行的，这样的筛选方法能把每颗特性不良的管芯筛选出来，但是，如上所述，当把两颗管芯封装与同一管壳内时，其实两颗芯片已经发生关联，把两颗芯片当成単独的器件来测试，那么当两颗器件之间存在缺陷时，上面的筛选方法就失去作用，产品被当成良品流出到客户端，当客户端应用时有可能造成失效。
实用新型内容本实用新型为解决了关于双芯片共引脚封装的肖特基特性不良的筛选问题，提供了肖特基器件的耐压不良的检测电路，通过该电路可快速、准确筛选出特性不良的肖特基器件，同时不会造成产品的损坏和影响其它參数的检测。肖特基器件的耐压不良的检测电路，对于双芯片共引脚的肖特基器件，有两个引脚极性是一祥的，另外ー个为共用引脚，其特征在干将所述共用引脚悬空，在相同极性的两个引脚之间串接一个电流表；同时，在相同极性的两个引脚之间连接一个可施加正向的额定电压和反向的额定电压的电压源。当在相同极性的两个引脚之间分别施加一个正向的额定电压和ー个反向的额定电压时，电流表用于测试分别施加正向的额定电压和反向的额定电压时流过相同极性的两个引脚之间的电流；当肖特基器件为正常吋，电流表所测得的电流值应为肖特基器件ニ极管的漏电流值，如果电流表所测得的电流值很大，已经远远超出肖特基器件的漏电流值，则说明测试的肖特基器件已经损坏。[0008]测试完相同极性的两个引脚之间的特性后，断开电压源和电流表，再通过半导体测试机对肖特基器件的双芯片进行单颗芯片的參数测试。只要选用半导体测试机中合适的测试项目，就能方便、快速的实现以上的特性筛选。本实用新型的有益效果如下本实用新型可快速、准确地筛选出特性不良的肖特基器件，同时不会造成产品的损坏和影响其它參数的检测；可以将本实用新型写入测试程序中，通过测试机与自动分选机连接能够快速、准确的筛选出耐压不良的肖特基器件或芯片；通过本实用新型筛选后的肖特基器件，产品质量能够得到更好的保证，可減少客户端应用失效的机率；在芯片制造厂，通过该检测电路的特性筛选，能及时了解芯片制程エ艺是否异常，減少因エ艺异常造成的损失。
图I为本实用新型测试的双芯片共引脚的肖特基器件的封装结构示意图 图2为本实用新型的测试电路结构示意图其中，附图标记为1阳极，2阴极，3肖特基器件的框架，4肖特基器件的芯片，5引线，D1、D2为肖特基器件的ニ极管，Al为电流表，Vl为电压源，S为继电器开关。
具体实施方式
以下结合附图来说明如何实现共阴极肖特基ニ极管特性不良的筛选。如图1-2所示，为共阴极的肖特基封装，下面实施方式以最大电流值为20A，耐压值为150V的肖特基品为例。将检测电压设定为150V，控制电流上限设定为10 uA，控制电流下限设定为-10uA。闭合开关S，在Dl阳极与D2阳极之间施加ニ极管的额定反向耐压值150V, Dl阳极接电压源正扱，D2阳极接电压源负极；通过串接在Dl与D2之间的电流表测试出此时的电流值，正常测试值应在5uA以下，如果测试值大于IOuA,则说明此器件两个阳极之间耐压不良，断开开关，終止测试，将器件分类到不良品中；如果第2步通过，则将电压源极性进行反接，即Dl阳极接电压源负极，D2阳极接电压源正极，再次施加150V额定耐压值，通过串接在Dl与D2之间电流表读取电流值，此时读出的电流值应在_5uA以上，如果小于-10uA，则将器件分类到不良品桶中。若取5颗阳极与阳极之间耐压不足的共阴极肖特基ニ极管进行测试，测试机返回最大量程电流值，如表I所示表I
权利要求1.肖特基器件的耐压不良的检测电路，对于双芯片共引脚的肖特基器件，有两个引脚极性是一祥的，另外ー个为共用引脚，其特征在于将所述共用引脚悬空，在相同极性的两个引脚之间串接一个用于检测测试流过相同极性的两个引脚之间电流的电流表；同时，在相同极性的两个引脚之间连接一个可施加正向的额定电压和反向的额定电压的电压源。
专利摘要本实用新型提供了肖特基器件的耐压不良的检测电路，对于双芯片共引脚的肖特基器件，有两个引脚极性是一样的，另外一个为共用引脚，其特征在于将所述共用引脚悬空，在相同极性的两个引脚之间串接一个用于检测测试流过相同极性的两个引脚之间电流的电流表；同时，在相同极性的两个引脚之间连接一个可施加正向的额定电压和反向的额定电压的电压源；当肖特基器件正常时，电流表测得的电流值应为肖特基器件的漏电流值，如果测得的电流值很大，远远超出漏电流值，说明肖特基器件已损坏；本实用新型可快速、准确地筛选出特性不良的肖特基器件，同时不会造成产品的损坏和影响其它参数的检测；通过本实用新型筛选后的肖特基器件，质量好。
文档编号B07C5/00GK202471905SQ20122005234
公开日2012年10月3日 申请日期2012年2月17日 优先权日2012年2月17日
发明者彭坚, 李升桦 申请人:四川大雁微电子有限公司