肖特基二极管的等效电路及仿真方法
【专利摘要】本发明公开了一种肖特基二极管的等效电路及仿真方法，传统的肖特基二极管仿真模型不能准确地仿真器件在正向工作时的衬底漏电流，本发明通过在传统的肖特基二极管模型基础上添加二极管及电阻元件来精确地描述肖特基二极管的等效电路模型，提高肖特基二极管的仿真精度，缩短设计周期。
【专利说明】肖特基二极管的等效电路及仿真方法
【技术领域】
[0001]本发明涉及半导体器件的设计仿真，特别是指一种肖特基二极管的等效电路，本发明还涉及所述肖特基二极管的仿真方法。
【背景技术】
[0002]肖特基二极管由于其较低的导通电压及出色的速度表现被大量应用于高频RFID领域。在电路设计阶段的SPICE程序仿真时，精确的肖特基二极管DC和RF模型是电路成功设计的关键。基于CMOS工艺制造的肖特基二极管是通过在轻参杂硅表面直接淀积金属而形成的。常见N型肖特基二极管器件结构如图1所示，其中I是P型硅衬底，2是轻掺杂N型阱，3是浅槽隔离结构STI。金属与N型阱2界面形成肖特基结，所述金属是肖特基二极管阳极(“ + ”，Anode)，N型阱2是肖特基二极管阴极(Cathode)。形成肖特基接触而非欧姆接触的关键是直接淀积金属在轻掺杂N型阱2上。另外还有金属与图1中的重掺杂的N型区或P型区界面形成欧姆接触，分别将肖特基二极管的阴极及衬底电极引出。
[0003]一般肖特基二极管是包含阳极和阴极的两端器件，传统肖特基二极管模型就是用常规二极管模型描述，如图2所示。Dl包含理想二极管直流特性，接触电阻及反偏电容等特性。图1所示肖特基二极管工作时，P型衬底I与N型阱2形成的PN结处于反偏状态，为了精确描述此反偏PN结漏电流对肖特基二极管阴极的影响，将肖特基二极管定义为包含阳极、阴极、衬底极的三端器件，其模型改为如图3所示的子电路模型。其中Dl描述肖特基结，D2描述P型硅衬底I与N型阱2形成的PN结。
[0004]肖特基二极管正向直流特性测试时，阴极Cathode与衬底极VSS同时接零电位，阳极上扫描正向电压，理论上阳极电流全部流入阴极，VSS没有电流。但实际测试时发现随着阳极正向电压增加，会有小的电流流入VSS。VSS漏电流形成原因是由于肖特基正向工作时阳极电流从阳极经过N型阱2流入阴极，当电流比较大，N型阱2的电阻比较大时(一般肖特基二极管的N型阱电阻都比较大)，电流沿着N型阱2的电流通路上将产生电压降，这样寄生PN结(P型硅衬底I与N型阱2形成的PN结)两端产生电压差。由于是反偏电压，因此衬底电极VSS上有反偏漏电流。当阳极加负电压时，肖特基反偏漏电流较小，在N型阱2中不足以产生压降，因此此时衬底电极VSS也没有漏电流。传统肖特基二极管模型不能描述衬底电极VSS漏电流。如图3所示，阴极Cathode与衬底极VSS同时接零电位时，二极管D2处于零偏没有电流通过。因此，该肖特基二极管仿真模型仍不能完整精确地描述这一漏电流。
【发明内容】
[0005]本发明所要解决的技术问题是提供一种肖特基二极管的等效电路，并以此等效电路对肖特基二极管进行仿真的方法。
[0006]为解决上述问题，本发明所述的肖特基二极管的等效电路，包含三个二极管及一个电阻；
[0007]第一二极管的阴极接第二二极管的阴极，第一二极管的阳极接第三二极管的阳极；
[0008]第三二极管的阴极接电阻的第一端，电阻的第二端接第二二极管的阳极；
[0009]第一二极管的阳极、第一二极管的阴极、第二二极管的阳极分别是整个肖特基二极管等效电路的阳极、阴极及衬底电极。
[0010]进一步地，所述第一二极管是用于模拟肖特基二极管肖特基结的电特性。
[0011]进一步地，所述第二二极管是用于模拟肖特基二极管的P型衬底与N型阱形成的寄生PN结的电特性。
[0012]进一步地，所述电阻和第三二极管是用于模拟肖特基二极管的肖特基结与P型衬底之间的漏电流，电阻用于调节衬底电极漏电流的大小。
[0013]为解决上述问题，本发明提供一种肖特基二极管的仿真方法，包含如下两个步骤:
[0014]步骤一，构建肖特基_■极管的等效电路；
[0015]步骤二，利用构建的肖特基二极管等效电路进行仿真。
[0016]进一步地，所述步骤一中，肖特基二极管的等效电路包含三个二极管及一个电阻；
[0017]第一二极管的阴极接第二二极管的阴极，第一二极管的阳极接第三二极管的阳极；
[0018]第三二极管的阴极接电阻的第一端，电阻的第二端接第二二极管的阳极；
[0019]第一二极管的阳极、第一二极管的阴极、第二二极管的阳极分别是整个肖特基二极管等效电路的阳极、阴极及衬底电极。
[0020]进一步地，所述步骤二中，仿真时，第一二极管是用于模拟肖特基二极管肖特基结的电特性；所述第二二极管是用于模拟肖特基二极管的P型衬底与N型阱形成的寄生PN结的电特性；所述电阻和第三二极管是用于模拟肖特基二极管的肖特基结与P型衬底之间的漏电流，电阻用于调节衬底电极漏电流的大小。
[0021]本发明所述的肖特基二极管的等效电路及仿真方法，在常规肖特基二极管仿真模型基础上通过增加第三二极管及电阻，以模拟肖特基结与衬底之间的漏电流，提高器件模型仿真精度。
【专利附图】
【附图说明】
[0022]图1是肖特基二极管器件的剖面结构示意图；
[0023]图2是标准的两端口肖特基二极管器件等效电路；
[0024]图3是三端口肖特基二极管器件等效电路；
[0025]图4是本发明提出的三端口肖特基二极管器件等效电路；
[0026]图5是本发明仿真方法的流程图。
[0027]附图标记说明
[0028]I是P型衬底，2是轻掺杂N型阱，3是浅槽隔离结构STI，Dl是第一二极管，D2是第二二极管，D3是第三二极管，R是电阻，VSS是衬底电极。
【具体实施方式】
[0029]本发明所述的肖特基二极管器件的等效电路，适用于SPICE仿真.其等效电路结构如图4所示，包含第一二极管D1、第二二极管D2、第三二极管D3及一个电阻R，其连接关系是:第一二极管Dl的阴极接第二二极管D2的阴极，第一二极管Dl的阳极接第三二极管D3的阳极；第三二极管D3的阴极接电阻R的第一端，电阻R的第二端接第二二极管D2的阳极；第一二极管Dl的阳极、第一二极管Dl的阴极、第二二极管D2的阳极分别是整个肖特基二极管等效电路的阳极、阴极及衬底电极。阴极和衬底电极VSS同时接零电位，电阻R需足够大以限制衬底电极VSS的漏电流。
[0030]利用上述构建的肖特基二极管等效电路，在SPICE中进行肖特基二极管的仿真，第一二极管Dl是用于模拟肖特基二极管肖特基结的电特性；所述第二二极管D2是用于模拟肖特基二极管的P型衬底与N型阱形成的寄生PN结的电特性；所述电阻R和第三二极管D3是用于模拟肖特基二极管的肖特基结与P型衬底之间的漏电流，电阻R用于调节衬底电极漏电流的大小。
[0031]当肖特基二极管正向工作时，大电流从N型阱中流过，由于N型阱电阻较大，因此在N型阱电流通路上产生压降，从而使P型衬底与N型阱形成的寄生PN结反偏，使衬底电极VSS电极有反向漏电流。当肖特基二极管Dl正向压降大于VSS，第三二极管D3导通，衬底电极VSS有漏电发生；当肖特基二极管Dl正向压降小于衬底电极VSS，第三二极管D3反偏，夹断阳极到衬底电极VSS的电流通路，衬底电极VSS没有电流。因此，上述电路结构能更加精确贴近实际地仿真肖特基二极管的电特性。
[0032]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种肖特基二极管的等效电路，适用于SPICE程序，其特征在于:包含三个二极管及一个电阻； 第一二极管的阴极接第二二极管的阴极，第一二极管的阳极结第三二极管的阳极； 第三二极管的阴极接电阻的第一端，电阻的第二端接第二二极管的阳极； 第一二极管的阳极、第一二极管的阴极、第二二极管的阴阳极分别是整个肖特基二极管等效电路的阳极、阴极及衬底电极。
2.如权利要求1所述的肖特基二极管的等效电路，其特征在于:所述第一二极管是用于模拟肖特基二极管肖特基结的电特性。
3.如权利要求1所述的肖特基二极管的等效电路，其特征在于:所述第二二极管是用于模拟肖特基二极管的P型衬底与N型阱形成的寄生PN结的电特性。
4.如权利要求1所述的肖特基二极管的等效电路，其特征在于:所述电阻和第三二极管是用于模拟肖特基二极管的肖特基结与P型衬底之间的漏电流，电阻用于调节衬底电极漏电流的大小。
5.一种肖特基二极管的仿真方法，其特征在于:包含如下两个步骤: 步骤一，构建肖特基二极管的等效电路； 步骤二，利用构建的肖特基二极管等效电路进行仿真。
6.如权利要求5所述的肖特基二极管的仿真方法，其特征在于:所述步骤一中，肖特基二极管的等效电路包含三个二极管及一个电阻； 第一二极管的阴极接第二二极管的阴极，第一二极管的阳极接第三二极管的阳极； 第三二极管的阴极接电阻的第一端，电阻的第二端接第二二极管的阳极； 第一二极管的阳极、第一二极管的阴极、第二二极管的阳极分别是整个肖特基二极管等效电路的阳极、阴极及衬底电极。
7.如权利要求5或6所述的肖特基二极管的仿真方法，其特征在于:所述步骤二中，仿真时，第一二极管是用于模拟肖特基二极管肖特基结的电特性；所述第二二极管是用于模拟肖特基二极管的P型衬底与N型阱形成的寄生PN结的电特性；所述电阻和第三二极管是用于模拟肖特基二极管的肖特基结与P型衬底之间的漏电流，电阻用于调节衬底电极漏电流的大小。
【文档编号】G06F17/50GK104298796SQ201310306492
【公开日】2015年1月21日 申请日期:2013年7月19日 优先权日:2013年7月19日
【发明者】武洁 申请人:上海华虹宏力半导体制造有限公司