一种含腔体的低厚度低成本芯片尺寸封装的制作方法
【专利摘要】本发明公开了一种含腔体的低厚度低成本芯片尺寸封装，属于半导体封装领域。所述封装结构包括：1.盖板，在盖板正面制作有空腔结构；2.晶圆，其包含晶圆正面和晶圆背面；3.功能区和焊盘都分布在晶圆正面，其中焊盘分布在功能区的周边，并实现导通；4.键合胶，位于盖板和晶圆之间，将二者键合在一起；5.硅通孔将焊盘暴露出来，以使焊盘同后续重分布层之间实现导通；6.重分布线路层位于晶圆背面，包括钝化层、金属层和防焊层，将焊盘与焊球实现导通；7.焊球，位于晶圆背面的重分布线路层上。本发明减小了封装的厚度，降低了结构中的应力。另外，还提高了切割工艺良率和封装的可靠性。
【专利说明】 一种含腔体的低厚度低成本芯片尺寸封装
【技术领域】
[0001]本发明涉及一种含腔体的低厚度低成本芯片尺寸封装，属于半导体封装领域。可以优选地用于图像传感器、1213器件或集成芯片等。
【背景技术】
[0002]芯片尺寸封装(⑶?)是新一代的芯片封装技术，其技术性能又有了新的提升。(^?封装可以让芯片面积与封装面积之比超过1:1.14，已经相当接近1:1的理想情况，绝对尺寸也仅有32平方毫米，约为普通的8以的1/3，仅仅相当于薄型小尺寸封装(1309)内存芯片面积的1/6。与普通球栅阵列结构封装出以)相比，同等空间下封装可以将存储容量提高三倍。(^?的目的是在使用高密度芯片(芯片功能更多，性能更好，芯片更复杂)替代以前的芯片时，其封装体占用印刷板的面积保持不变或更小。正是由于封装体小而薄，因此它在便携式移动电子设备中迅速获得了应用。不仅明显地缩小了封装后的体积尺寸、降低了封装成本、提高了封装效率，而且更加符合高密度封装的要求；同时由于数据传输路径短、稳定性高，这种封装在降低能耗的同时还提升了数据传输的速度和稳定性。
[0003]娃通孔7151)技术作为一种通过在芯片或晶圆之间制作垂直导通，实现垂直方向互连的技术，被认为是实现三维互连封装的重要途径。它同时具备许多优点:外形尺寸小、功耗低、封装密度高、高频特性优异、芯片之间互连最短等等。
[0004]对于目前的一些图像传感器和1213器件进行封装时，往往存在以下问题:
[0005]1.根据其芯片特点，有时需要在其表面覆盖一层保护层盖板(保护盖板可以为玻璃、硅等)，然后利用高分子聚合物材料制作的支撑墙结构，将盖板将其同芯片进行键合。首先，由于支撑墙都具有一定的高度，从而增加了封装结构总体的厚度，影响了最终的外形尺寸，特别是在厚度方向产生劣势。其次，由于支撑墙的材料为高分子聚合物，在服役过程中，由于盖板100、晶圆102、支撑墙这三种材料的热膨胀系数相差较大，而热膨胀系数的不匹配会导致热应力的发生，造成封装结构在后续可靠性实验和服役中，容易发生支撑墙与盖板100和晶圆102之间的分层、裂纹等破坏，从而导致器件功能下降甚至失效。
[0006]2.现有封装结构往往先是在晶圆背面1026整面上制作含金属层107的重分布线路层，然后再对晶圆102进行切割形成单颗的芯片。由于需要切割的区域包含重分布线路层、硅、聚合物、盖板100等多种硬度不同的材料，这就对切割工艺提出了极大的挑战，容易产生碎片、裂片等现象。另一方面，在封装产品的后续服役过程中，由于金属层107在封装结构的四周处是直接同外界接触，一旦发生界面之间的分层，容易将外界环境中的湿气引入封装结构内部，造成器件的加速失效。
[0007]3.在使用硅通孔105技术时，由于现有技术在制备高深宽比的硅通孔时还存在许多挑战。首先其成本一直居高不下，其次在制备工艺方面如:硅通孔105的孔洞刻蚀、电镀填充等等工艺步都存在工艺复杂、产品良率低的情况。当硅通孔105的深宽比越高时，所面临的挑战也更加严峻。
[0008]为了克服以上问题，需要研发一款低厚度、低成本、高可靠性且易实现的含腔体的芯片尺寸封装结构和制造方法。
【发明内容】
[0009]本发明的第一方面是:提供一种含腔体的低厚度低成本芯片尺寸封装结构。通过本发明实施的封装结构，首先可以降低封装结构的厚度，减小不同材料之间由于热失配而产生的应力，有限元计算结果显示，相比传统采用支撑墙的结构，本发明的封装结构在盖板100和晶圆102界面处的应力有30%左右的降幅。从而可以改善界面分层、裂纹等失效；其次，通过利用防焊层108将金属层107进行包裹，减少了切割过程中需要去除材料的种类，既提高了切割工艺良率，又增强了封装的可靠性；最后，通过采用两步硅刻蚀，先将晶圆102四周的硅进行部分刻蚀，然后在制作硅通孔105的方式，可以降低对高深宽比硅通孔105的需求，从而以较低的成本和工艺门槛实现了高可靠性封装。
[0010]为了实现以上目的，本发明采用以下技术方案:
[0011]本发明实施的一种含腔体的低厚度低成本芯片尺寸封装结构，所述结构包括:盖板100，并且在盖板正面1003制作有空腔结构100。；晶圆102，在晶圆正面1023制作有功能区103和焊盘104 ；通过在盖板正面1003涂布一层键合胶101，将盖板正面1003同晶圆正面1023键合到一起；通过在晶圆背面1026制作硅通孔105和重分布线路层，将晶圆正面1023的焊盘104与晶圆背面1026的焊球109实现导通。所述重分布线路层包括钝化层106、金属层107、防焊层108。
[0012]所述金属层107在晶圆102的边缘处被所述防焊层108所包裹而不与外界直接接触。
[0013]可选的，所述芯片可以为图像传感器芯片、1213 X或集成芯片等。
[0014]可选的，所述焊盘104分布在功能区103的四周边缘，并且同晶圆102中央的功能区103之间预先导通。
[0015]可选的，所述盖板100可以是玻璃、石英、塑胶等透明材质，也可以为硅、陶瓷、金属等材料。
[0016]可选的，所述空腔结构100。位于盖板正面1003的中央，功能区103的正上方；并且空腔结构100。的截面可以为圆形或者方形。
[0017]可选的，在制作所述硅通孔105时，首先将晶圆102四周的硅进行减薄去除，然后在制作硅通孔105，使其厚度不超过晶圆102厚度的二分之一。
[0018]本发明的第二方面是提供了一种制备所述含腔体的低厚度低成本芯片尺寸封装结构的方法，包括以下步骤:
[0019]步骤1，制作盖板100:在盖板正面1003制作空腔结构100(3 ；
[0020]步骤2，晶圆102键合:通过键合机，将盖板正面1003同晶圆正面1023键合在一起，从而在盖板100和晶圆102之间形成一个密闭空腔；
[0021]步骤3，晶圆102减薄:减薄过程分两步进行:首先，通过研磨机，对晶圆背面102)3进行研磨，将晶圆102减薄到设定厚度；然后，对减薄后的晶圆背面1026进行去应力等离子刻蚀；
[0022]步骤4，硅刻蚀，包含两次等离子刻蚀工艺:第一次刻蚀，将晶圆背面1026四周的硅进行去除，将其厚度刻蚀一半以上；第二次刻蚀，在上一步的基础上，继续对晶圆102四周刻蚀完的区域进行刻蚀，以形成硅通孔105，同时将晶圆正面1023的焊盘104暴露出来；
[0023]步骤5，钝化层106沉积:通过等离子体化学气相沉积，在硅通孔105孔内和晶圆背面1026沉积一层钝化层106，并将硅通孔105底部的钝化层去除，以暴露出焊盘104 ；
[0024]步骤6，依次在晶圆背面1026，硅通孔105孔内制作金属层107和防焊层108，从而将焊盘104导通到晶圆背面1026预设的焊球109位置；
[0025]步骤7，制作焊球109:将焊球109形成于晶圆背面1026的重分布线路层上，然后对晶圆102的四周进行切割以形成单颗芯片的封装。
[0026]可选的，所述盖板正面1003同晶圆正面1023利用键合胶101进行键合，所述键合胶101为一种树脂类粘接胶。
[0027]可选的，所述第一次和第二次硅刻蚀是采用等离子刻蚀的干法刻蚀工艺，包括深反应离子刻蚀(081?。
[0028]可选的，在对所述硅通孔105底部的钝化层106进行去除时，可以采用等离子刻蚀或者激光烧蚀的方法。
[0029]可选的，所述最外侧的防焊层108的厚度不超过钝化层106厚度的1.5倍，以降低不同材料界面之间的应力。
[0030]与现有技术相比，通过本发明专利的实施，有益效果是:
[0031]1.通过在盖板100上制作空腔结构100(3，从而省去了传统封装结构中，在盖板100和晶圆102键合时所需的支撑墙结构。一方面，本发明降低了封装结构整体的厚度，实现了封装结构的小型化、超薄化。另一方面，由于没有采用传统的支撑墙结构，可以减小结构中由于不同材料之间由于热失配而产生的应力，通过有线元计算结果显示，相比传统的支撑墙结构，在盖板100和晶圆102界面处的应力有30%左右的降幅。从而可以改善界面分层、裂纹等失效，提高了封装的可靠性。
[0032]2.通过利用所述防焊层108将晶圆102四周边缘处的金属层107进行包裹，从而使金属层107不直接与外界进行接触，首先，由于在切割工艺中减少了对金属层107的切害11，减少了需要切割的材料种类，从而减少了由于切割造成的碎片、裂片现象，提高了切割的良率，降低了对切割工艺步的挑战。其次，由于金属层107不与外界直接接触，降低了边界处不同界面之间的剥离应力，也能够防止湿气沿着金属层107进入到封装内部，提高了产品在服役阶段的可靠性。
[0033]3.通过采用两步硅刻蚀，先将晶圆102四周的硅进行部分去除，然后在制作硅通孔105的方式，可以降低对高深宽比硅通孔105的需求，成本低且容易实现，从而以较低的成本和工艺门槛实现了高可靠性封装。
[0034]本发明的下文特举例实施例，并配合附图对本发明的上述特征和优点做详细说明。
【专利附图】
【附图说明】
[0035]图1为根据本发明绘制的一种含腔体的低厚度低成本芯片尺寸封装结构示意图。
[0036]图2(幻到(6)为根据本发明的实施例绘制的一种含腔体的低厚度低成本芯片尺寸封装的制造流程剖面示意图。
[0037]图中标号:100.盖板，100&.盖板正面，1001盖板背面，100匕空腔结构，101.键合胶，102.晶圆，102^晶圆正面，1021晶圆背面，103.功能区，104.焊盘，105.硅通孔，106.钝化层，107.金属层，108.防焊层，109.焊球。
【具体实施方式】
[0038]下面将参照附图对本发明进行更详细的描述:
[0039]以图1所示，本发明实施方式的一种含腔体的低厚度低成本芯片尺寸封装，其结构包括:
[0040]1.盖板100，在盖板正面1003制作有空腔结构100。么晶圆102，其包含晶圆正面1023和晶圆背面102?:3.功能区103和焊盘104，所述功能区103和焊盘104都分布在晶圆正面1023，其中焊盘104分布在功能103的周边，并实现导通；4键合胶101，位于盖板100和晶圆102之间，将二者键合在一起:5.硅通孔105，所述硅通孔105将焊盘104暴露出来，以使焊盘104同后续重分布层之间实现导通办重分布线路层，所述重分布线路层位于晶圆背面1026，包括钝化层106、金属层107和防焊层108，通过重分布线路层将晶圆正面1023的焊盘104导通到晶圆背面1026的焊球109位置:7.焊球109，位于晶圆背面1026的重分布线路层上。
[0041]下面将结合图2(幻到(6)来详细说明本实施例的一种含腔体的低厚度低成本芯片尺寸封装制造流程。图2(4到(6)为根据本发明的实施例绘制的一种含腔体的低厚度低成本芯片尺寸封装制造流程剖面示意图。
[0042]步骤1，盖板100制作:
[0043]请参考图2 (幻，首先提供盖板100，通过均胶机，在盖板正面1003上均匀涂布一层光刻胶，利用曝光显影工艺将需要制作空腔结构100。的窗口打开，然后通过刻蚀工艺在盖板正面1003形成空腔结构100(3，最后将涂布的光刻胶进行去除。
[0044]在本实施例中，所述盖板100可以是玻璃、石英、塑胶等透明材质，也可以为硅、陶瓷、金属等材料。所述空腔结构100。的截面可以为圆形或者方形。
[0045]步骤2，晶圆102键合:
[0046]请参考图2(4，首先在盖板正面1003涂布一层键合胶101，然后利用键合机，将盖板正面1003同晶圆正面1023进行键合。
[0047]在本实施例中，键合胶101可以采用滚刷的方式进行涂布，并且所述键合胶101为一种树脂类粘接胶。
[0048]步骤3，晶圆102减薄:
[0049]请参考图2(0，首先，通过研磨机对晶圆背面1026进行研磨，减薄到设定厚度；然后，在研磨后对晶圆背面1026进行去应力等离子刻蚀。
[0050]在本实施例中，将晶圆102的厚度从最开始的600?700微米降至130微米左右；去应力等离子蚀刻是为了去除晶圆102中由于研磨产生的内应力，改善晶圆102的翘曲，便于后续工艺进行。
[0051]步骤4，硅刻蚀，包含两次等离子刻蚀工艺:
[0052]第一次硅刻蚀:请参考图2(0，将晶圆背面1026四周的硅进行去除，将其厚度刻蚀一半以上；
[0053]第二次硅刻蚀:在上一步的基础上，继续对晶圆102四周刻蚀完的区域进行刻蚀，以形成硅通孔105，同时将晶圆正面1023的焊盘104暴露出来。
[0054]在本实施例中，所述的二次硅刻蚀是采用等离子刻蚀的干法刻蚀工艺，包括深反应离子刻蚀(081?。
[0055]步骤5，钝化层106沉积:
[0056]请参考图2((1)，通过等离子体化学气相沉积，在硅通孔105孔内和晶圆背面1026沉积一层钝化层106 ；并将硅通孔105底部的钝化层106去除，以暴露出焊盘104。
[0057]在本实施例中，所述硅通孔105底部的钝化层106进行去除时，可以采用等离子刻蚀或者激光烧蚀的方法。
[0058]步骤6，制作金属层107和防焊层108:
[0059]请参考通过溅射或电镀工艺在硅通孔105孔内和钝化层106表面沉积一层金属层107，并将其图形化形成线路；然后在金属层107上涂布一层防焊层108，并在预设焊球109的位置形成开口。
[0060]在本实施例中，在对所述金属层107进行图案化时，所述图案化包括将在晶圆102四周边缘处的金属层107进行去除，使得防焊层108在四周边界处将金属层107进行包裹，从而避免金属层107与外界直接接触。另外，所述硅通孔105的填充方式既可以采用电镀金属的方法进行实心填充，还可以利用防焊层108进行填充。
[0061]步骤7，制作焊球109:
[0062]请参考图2(6)，将焊球109形成于晶圆背面1026的重分布线路层上，然后对晶圆102的四周进行切割以形成单颗芯片的封装。
[0063]在本实施例中，所述焊球109可以采用植球或者钢网印刷的方式制作。
[0064]本发明所进行的实施例的描述是目的是有效的说明和描述本发明，但借助这仅借助实例且不应理解为限制由权利要求书界定的本发明的范围。任何本领域所属的技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此本发明的保护覆盖权利要求所界定的发明的实质和范围内的修改。
【权利要求】
1.一种含腔体的低厚度低成本芯片尺寸封装结构，其特征在包括: 提供晶圆，其中包括在晶圆正面具有包含多个焊盘的芯片区； 盖板，在晶圆正面覆盖一层盖板，其中在盖板正面的中央制作有空腔结构，从而在盖板和晶圆之间形成一个密闭空腔； 硅通孔，所述硅通孔穿过所述晶圆，从而将晶圆正面的焊盘暴露出来； 晶圆背面的重分布线路层结构，重分布线路层由钝化层、金属层和防焊层组成，通过制作重分布线路层，将晶圆正面的焊盘导通到晶圆背面的焊球。 对于所述晶圆背面重分布线路层中的金属层，其在晶圆边缘处被防焊层所包裹而不与外界直接接触。
2.根据权利要求1所述的封装结构，其特征在于，其中所述芯片是图像传感器芯片、MEMS IC或集成芯片。
3.制备权利要求1所述的一种含腔体的低厚度低成本芯片尺寸封装结构的方法，其特征在于，包括以下步骤: 步骤1，盖板制作:采用等离子刻蚀工艺，在盖板正面形成空腔结构； 步骤2，晶圆键合:利用晶圆键合机，通过在盖板正面涂布一层键合胶，将盖板正面同晶圆正面键合在一起； 步骤3，晶圆减薄，减薄过程分两步进行:首先，通过研磨机，对晶圆背面进行研磨，将晶圆减薄到设定厚度；然后，对减薄后的晶圆背面进行去应力等离子刻蚀； 步骤4，硅刻蚀，包含两次等离子刻蚀工艺:第一次刻蚀，将晶圆背面四周的硅进行去除，将其厚度刻蚀一半以上；第二次刻蚀，在上一步的基础上，继续对晶圆四周刻蚀完的区域进行刻蚀，以形成硅通孔，同时将晶圆正面的焊盘暴露出来。 步骤5，钝化层沉积:通过等离子体化学气相沉积，在硅通孔的孔内和晶圆背面沉积一层钝化层，然后采用等离子刻蚀或者激光烧蚀的方法，将硅通孔底部的钝化层去除，以暴露出焊盘； 步骤6，依次在晶圆背面，硅通孔孔内制作金属层和防焊层，从而将焊盘导通到晶圆背面预设的焊球位置； 步骤7，制作焊球:将焊球形成于晶圆背面的重分布线路层上，然后对晶圆的四周进行切割以形成单颗芯片的封装。
4.根据权利要求3所述的方法，其特征在于，防焊层的厚度不超过钝化层厚度的1.5倍。
【文档编号】B81B7/02GK104409422SQ201410678131
【公开日】2015年3月11日 申请日期:2014年11月23日 优先权日:2014年11月23日
【发明者】秦飞, 武伟, 安彤, 肖智轶 申请人:北京工业大学