电阻元件与压力传感器元件的各自的制造方法、压力传感器元件、压力传感器与流程

本发明涉及电阻元件的制造方法、压力传感器元件的制造方法、压力传感器元件、压力传感器、高度计、电子设备以及移动体。

背景技术：

在微机电系统(MEMS)(特别是传感器装置)中，广泛采用通过向单晶硅掺杂杂质从而形成电阻元件(压电电阻元件)的方式。

作为这种电阻元件的制造方法，例如已知有如专利文献1所公开的那样，通过将硼加速至1MeV的能量并打入到n型硅基板中，从而于在基板表面上残留有n型层的状态下，形成p型的电阻层(电阻区域)的方法。通过利用这种方法而将电阻层埋入所形成的电阻元件，能够降低外部电场的影响。

然而，由于在专利文献1所记载的方法中，电阻层被形成至比较深的位置，因此存在有如下问题，即，例如在将电阻元件用于极薄的隔膜的挠曲检测的情况下，将电阻层以偏向隔膜的一面的状态埋入，以便能够实施效率的检测是较为困难的。

专利文献1：日本特开平7-131035号公报

技术实现要素：

本发明的目的在于，提供一种能够将极薄的电阻区域以埋入到极浅的位置的状态而形成的电阻元件的制造方法以及压力传感器元件的制造方法，此外，提供一种能够实现小型化以及高精度化的压力传感器元件，而且提供具备所涉及的压力传感器元件的压力传感器、高度计、电子设备以及移动体。

此种目的通过下述的本发明来达成。

应用例1

本发明的电阻元件的制造方法的特征在于，包括：准备具有硅层的基板的工序，所述硅层具备n型或者p型的区域；通过向所述区域掺杂杂质从而形成电阻区域的工序；通过快速热退火、闪光灯退火以及准分子激光退火中的任意一种退火来对所述电阻区域进行热处理的工序；通过使硅在所述电阻区域上外延生长从而形成覆盖层的工序。

根据这种电阻元件的制造方法，由于通过快速热退火、闪光灯退火以及准分子激光退火之中的任意一种退火来对电阻区域进行热处理，因此热预算(热过程)较低，从而能够在减少杂质的扩散而将电阻区域留在较浅的位置的同时，使电阻区域活化。此外，由于在所获得的电阻元件中，电阻区域通过覆盖层而被覆盖从而被埋设，因此能够减少噪声向电阻区域的混入。特别是，由于能够将覆盖层通过外延生长而形成，因此能够在将电阻区域的厚度设置得极薄的同时，将电阻区域埋设在极浅的位置处。

应用例2

在本发明的电阻元件的制造方法中，优选为，在形成所述覆盖层的工序中，使用乙硅烷气体来实施所述外延生长。

由此，能够在较低的温度下形成覆盖层。因此，能够在形成覆盖层的工序中减少电阻区域扩散的情况。

应用例3

在本发明的电阻元件的制造方法中，优选为，在进行所述热处理的工序中，所述热处理后的所述电阻区域的厚度处于0.1μm以上且2.0μm以下的范围内。

由此，例如，在将电阻元件作为形变检测元件而设置在通过受压而挠曲变形的隔膜部中的情况下，即使将隔膜部设置得极薄，也能够使电阻区域偏向隔膜部的表面附近，从而能够使电阻元件的检测精度较为优异。

应用例4

在本发明的电阻元件的制造方法中，优选为，在形成所述覆盖层的工序中，所述覆盖层的厚度处于0.05μm以上且0.4μm以下的范围内。

由此，例如，在将电阻元件作为形变检测元件而设置在通过受压而挠曲变形的隔膜部中的情况下，即使将隔膜部设置得极薄，也能够使电阻区域偏向隔膜部的表面附近，从而能够使电阻元件的检测精度较为优异。

应用例5

本发明的压力传感器元件的制造方法的特征在于，包括：使用本发明的电阻元件的制造方法来形成电阻元件的工序；通过对所述基板的一面侧进行蚀刻从而形成设置有所述电阻元件的隔膜部的工序。

根据这种压力传感器元件的制造方法，在所获得的压力传感器元件中，即使将隔膜部设置得极薄，也能够使电阻区域偏向隔膜部的表面附近，从而能够使电阻元件的检测精度较为优异。此外，由于在所获得的压力传感器元件中，电阻区域通过覆盖层而被覆盖从而被埋设，因此能够减少噪声向电阻区域的混入。由此，能够实现所获得的压力传感器元件的小型化以及高精度化。

应用例6

本发明的压力传感器元件的特征在于，具有隔膜部，所述隔膜部具备：硅层；电阻元件，其具有在所述硅层内含有载流子的电阻区域，并产生对应于形变的电信号；所述电阻区域上的覆盖层，所述电阻区域的厚度相对于所述隔膜部的厚度处于5％以上且30％以下的范围内，所述隔膜部的所述覆盖层一侧的面和所述电阻区域的载流子浓度的峰值位置之间的距离相对于所述隔膜部的厚度处于2％以上且40％以下的范围内。

根据这种压力传感器元件，即使将隔膜部设置得极薄，也能够使电阻元件偏向隔膜部的表面附近，从而能够使电阻元件的检测精度较为优异。此外，由于电阻区域通过覆盖层而被覆盖从而被埋设，因此能够减少噪声向电阻区域的混入。由此，能够实现压力传感器元件的小型化以及高精度化。

应用例7

在本发明的压力传感器元件中，优选为，具备被设置在所述覆盖层一侧的压力基准室。

由此，能够实现以压力基准室的压力为基准来对压力进行检测的压力传感器元件。

应用例8

在本发明的压力传感器元件中，优选为，所述隔膜部的厚度处于0.5μm以上且15μm以下的范围内。

由此，能够实现小型的压力传感器元件。

应用例9

在本发明的压力传感器元件中，优选为，所述电阻区域的厚度处于0.1μm以上且2.0μm以下的范围内。

由此，即使将隔膜部设置得极薄，也能够使电阻区域偏向隔膜部的表面附近，从而能够使电阻元件的检测精度较为优异。

应用例10

在本发明的压力传感器元件中，优选为，所述隔膜部的所述覆盖层一侧的面和所述电阻区域的载流子浓度的峰值位置之间的距离处于0.05μm以上且0.4μm以下的范围内。

由此，即使将隔膜部设置得极薄，也能够使电阻区域偏向隔膜部的表面附近，从而能够使电阻元件的检测精度较为优异。

应用例11

在本发明的压力传感器元件中，优选为，具备基板，所述基板具有所述隔膜部以及电路部。

由此，能够实现将隔膜部与电路部集成在一个芯片上的压力传感器元件。

应用例12

本发明的压力传感器的特征在于，具备本发明的压力传感器元件。

根据这种压力传感器，能够实现压力传感器元件的小型化以及高精度化。

应用例13

本发明的高度计的特征在于，具备本发明的压力传感器元件。

根据这种高度计，能够实现压力传感器元件的小型化以及高精度化。

应用例14

本发明的电子设备的特征在于，具备本发明的压力传感器元件。

根据这种电子设备，能够实现压力传感器元件的小型化以及高精度化。

应用例15

本发明的移动体的特征在于，具备本发明的压力传感器元件。

根据这种移动体，能够实现压力传感器元件的小型化以及高精度化。

附图说明

图1为表示本发明的第一实施方式所涉及的压力传感器元件的剖视图。

图2为表示图1所示的压力传感器元件所具备的电阻元件的配置的俯视图。

图3为表示图2所示的电阻元件的电阻区域的载流子浓度分布的一个示例的曲线图。

图4为用于对图1所示的压力传感器元件的作用进行说明的图，(a)为表示加压状态的剖视图，(b)为表示加压状态的俯视图。

图5为表示图1所示的压力传感器元件的制造工序(电阻元件的形成工序)的图。

图6为表示图5所示的退火后的电阻元件的载流子浓度分布的一个示例的曲线图。

图7为表示图1所示的压力传感器元件的制造工序(绝缘层、电路部等的形成工序)的图。

图8为表示图1所示的压力传感器元件的制造工序(压力基准室、隔膜部等的形成工序)的图。

图9为表示本发明的第二实施方式所涉及的压力传感器元件的剖视图。

图10为本发明的压力传感器的一个示例的剖视图。

图11为表示本发明的高度计的一个示例的立体图。

图12为表示本发明的电子设备的一个示例的主视图。

图13为表示本发明的移动体的一个示例的立体图。

具体实施方式

以下，根据附图中所示的各实施方式来对本发明的压力传感器元件、压力传感器、高度计、电子设备以及移动体详细地进行说明。

1.压力传感器元件

第一实施方式

图1为表示本发明的第一实施方式所涉及的压力传感器元件的剖视图，图2为表示图1所示的压力传感器元件所具备的电阻元件的配置的俯视图。图3为表示图2所示的电阻元件的电阻区域的载流子浓度分布的一个示例的曲线图。图4为用于对图1所示的压力传感器元件的作用进行说明的图，图4(a)为表示加压状态的剖视图，图4(b)为表示加压状态的俯视图。另外，在以下，为了便于进行说明，将图1中的上侧称为“上”，下侧称为“下”。

图1所示的压力传感器元件1具备：具有隔膜部20的基板2；被设置在隔膜部20中的多个压电电阻元件5(电阻元件)；与基板2一起形成了空洞部S(压力基准室)的层压结构体6；半导体电路9(电路部)。

以下，依次对构成压力传感器元件1的各部分进行说明。

基板

基板2具有：半导体基板21；被设置在半导体基板21的一面上的绝缘膜22；被设置在绝缘膜22的与半导体基板21相反的一侧的面上的绝缘膜23。

半导体基板21为，依次层压有由单晶硅构成的硅层211(处理层(handle layer))、由硅氧化膜构成的氧化硅层212(盒层(BOX layer))、由单晶硅构成的硅层213(装置层(device layer))的SOI(Silicon On Insulator：绝缘体上硅)基板。另外，半导体基板21并不限定于SOI基板，例如，也可以为单晶硅基板等其他的半导体基板。

绝缘膜22例如为硅氧化膜，具有绝缘性。此外，绝缘膜23例如为硅氮化膜，具有绝缘性，并且还具有相对于含有氟酸的蚀刻液的耐性。在此，由于绝缘膜22(硅氧化膜)介于半导体基板21(硅层213)与绝缘膜23(硅氮化膜)之间，从而能够通过绝缘膜22来缓和绝缘膜23的成膜时所产生的应力传递至半导体基板21的情况。此外，绝缘膜22能够作为半导体电路9的元件间分离膜来使用。另外，绝缘膜22、23并不限定于前文所述的构成材料，此外，也可以根据需要而省略绝缘膜22、23中的任意一方。

在这种基板2上，设置有与周围的部分相比为薄壁，并通过受压而挠曲变形的隔膜部20。隔膜部20通过在半导体基板21的下表面设置有底的凹部24而形成。该隔膜部20的下表面成为受压面25。在本实施方式中，如图2所示，隔膜部20为正方形(矩形)的俯视形状。

在本实施方式的基板2中，凹部24贯穿硅层211，隔膜部20通过氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这四层而被构成。在此，如后文所述，氧化硅层212能够在压力传感器元件1的制造工序中在通过蚀刻而形成凹部24时，作为蚀刻停止层而被利用，从而能够减少隔膜部20的厚度在每个制品中的偏差。

另外，凹部24也可以不贯穿硅层211，从而隔膜部20通过硅层211的薄壁部、氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这五层而构成。

压电电阻元件(电阻元件)

如图1所示，多个压电电阻元件5分别被形成在隔膜部20的空洞部S侧。在此，压电电阻元件5被形成在半导体基板21的硅层213中。

如图2所示，多个压电电阻元件5通过被配置于隔膜部20的外周部的多个压电电阻元件5a、5b、5c、5d而构成。

对应于在从基板2的厚度方向俯视观察时(以下，仅称为“俯视观察”)时呈四边形的隔膜部20的四个边，而分别配置有压电电阻元件5a、压电电阻元件5b、压电电阻元件5c、压电电阻元件5d。

压电电阻元件5a具有沿着与隔膜部20的对应的边垂直的方向而延伸的电阻区域51a。在该电阻区域51a的两端部上电连接有一对配线214a。同样地，压电电阻元件5b具有沿着与隔膜部20的对应的边垂直的方向而延伸的电阻区域51b。在该电阻区域51b的两端部上电连接有一对配线214b。

另一方面，压电电阻元件5c具有沿着与隔膜部20的对应的边平行的方向而延伸的电阻区域51c。在该电阻区域51c的两端部上电连接有一对配线214c。同样地，压电电阻元件5d具有沿着与隔膜部20的对应的边平行的方向而延伸的电阻区域51d。在该电阻区域51d的两端部上电连接有一对配线214d。

虽然未图示，但配线214a、214b、214c、214d分别具有在半导体基板21的上表面露出的部分，并且配线214a、214b、214c、214d经由所涉及的部分而与半导体电路9电连接。

另外，在以下，也将电阻区域51a、51b、51c、51d统称为“电阻区域51”，将配线214a、214b、214c、214d统称为“配线214”。

这种压电电阻元件5的电阻区域51以及配线214分别通过将例如磷(n型)、硼(p型)等的杂质作为载流子而向硅(单晶硅)掺杂(扩散或者注入)而被构成。在此，配线214中的杂质的掺杂浓度与电阻区域51中的杂质的掺杂浓度相比较高。另外，配线214的至少一部分也可以由金属构成。

这种含有载流子的电阻区域51以及配线214被埋设在隔膜部20的硅层213中。即，电阻区域51以及配线214的上表面通过覆盖层213a而被覆盖，该覆盖层213a由与电阻区域51以及配线214不同的导电型的单晶硅构成。

在此，电阻区域51以及配线214的导电型为，与硅层213的除电阻区域51以及配线214之外的部分不同的导电型。即，在电阻区域51以及配线214为p型的情况下，硅层213的除电阻区域51以及配线214之外的部分为n型，覆盖层213a也为n型，而在电阻区域51以及配线214为n型的情况下，硅层213的除电阻区域51以及配线214之外的部分为p型，覆盖层213a也为p型。如此，在电阻区域51以及配线214与硅层213的除电阻区域51以及配线214之外的部分之间形成有pn结。由此，能够减少来自电阻区域51以及配线214的漏电流。

虽然电阻区域51以及配线214的导电型为p型、n型中的任意一型均可，但优选为p型。由此，能够使压电电阻元件5的检测灵敏度较为优异。另外，在以下，对电阻区域51以及配线214为p型的情况进行说明。

此外，如图3所示，电阻区域51的厚度t₂为p型区域的厚度，其相对于隔膜部20的厚度t₁处于5％以上且30％以下的范围内，隔膜部20的覆盖层213a一侧的面和电阻区域51的载流子浓度的峰值位置之间的距离L相对于隔膜部20的厚度t₁处于2％以上且40％以下的范围内。由此，能够在将隔膜部20设置得极薄的同时，使电阻区域51偏向隔膜部20的表面附近，从而能够使压电电阻元件5的检测精度较为优异。此外，由于电阻区域51被埋设，因此能够减少噪声向电阻区域51的混入。由此，能够实现压力传感器元件1的小型化以及高精度化。

在此，隔膜部20的厚度t₁优选为处于0.5μm以上且15μm以下的范围内，更优选为处于0.5μm以上且5μm以下的范围内，进一步优选为处于0.5μm以上且4μm以下的范围内。由此，即使将宽度设为较小也能够使隔膜部20通过受压而挠曲变形，其结果为，能够实现小型的压力传感器元件1。

此外，隔膜部20的宽度w优选为处于50μm以上且500μm以下的范围内，更加优选为处于50μm以上且200μm以下的范围内，进一步优选为处于80μm以上且200μm以下的范围内。由此，能够实现小型的压力传感元件1。

此外，电阻区域51的厚度t₂优选为处于0.1μm以上且2.0μm以下的范围内，更加优选为处于0.1μm以上且1.0μm以下的范围内，进一步优选为处于0.1μm以上且0.5μm以下的范围内。由此，能够在将隔膜部20设置得极薄的同时，使电阻区域51偏向隔膜部20的表面附近，从而能够使压电电阻元件5的精度较为优异。

此外，隔膜部20的覆盖层213a一侧的面和电阻区域51的载流子浓度的峰值位置之间的距离L优选为处于0.05μm以上且0.4μm以下的范围内，更加优选为处于0.1μm以上且0.4μm以下的范围内，进一步优选为处于0.1μm以上且0.3μm以下的范围内。由此，即使将隔膜部20设置得极薄，也能够使电阻区域51偏向隔膜部20的表面附近，从而能够使压电电阻元件5的检测精度较为优异。

此外，覆盖层213a的厚度优选为处于0.05μm以上且0.4μm以下的范围内，更加优选为处于0.05μm以上且0.20μm以下的范围内，进一步优选为处于0.05μm以上且0.10μm以下的范围内。由此，即使将隔膜部20设置得极薄，也能够使电阻区域51偏向隔膜部20的表面附近，并且能够减少噪声向电阻区域51的混入。

以上所说明的压电电阻元件5经由配线214等而构成了桥接电路(惠斯通桥接电路)。在该桥接电路上连接有供给驱动电压的驱动电路(未图示)。而且，该桥接电路输出与压电电阻元件5的电阻值对应的信号(电压)。如此，压电电阻元件5通过形变而产生电信号。

在此，多个压电电阻元件5例如被构成为，自然状态下的电阻值彼此相等。

层压结构体

层压结构体6被形成为，在其与前文所述的基板2之间划分形成空洞部S。在此，层压结构体6被配置在隔膜部20的压电电阻元件5侧，并且与隔膜部20(或者基板2)一起划分形成(构成)空洞部S(内部空间)。

该层压结构体6具有：以在俯视观察时包围压电电阻元件5的方式而被形成在基板2上的层间绝缘膜61；被形成在层间绝缘膜61上的配线层62；被形成在配线层62以及层间绝缘膜61上的层间绝缘膜63；被形成在层间绝缘膜63上，并具有具备多个细孔642(开孔)的覆盖层641的配线层64；被形成在配线层64以及层间绝缘膜63上的表面保护膜65；被设置在覆盖层641上的密封层66。

层间绝缘膜61、63分别由例如硅氧化膜构成。此外，配线层62、64以及密封层66分别由铝等金属构成。此外，密封层66对覆盖层641所具有的细孔642进行密封。此外，表面保护膜65例如为硅氮化膜。

此外，在半导体基板21上及其上方制造有半导体电路9。该半导体电路9具有：MOS晶体管67等有源元件；其他根据需要而形成的电容器、电感器、电阻、二极管、配线(包括与压电电阻元件5连接的配线214、配线层62、64的一部分)等电路元件。在此，MOS晶体管67具有：通过向半导体基板21的上表面掺杂磷、硼等杂质而形成的源极以及漏极(未图示)；在形成于该源极与漏极之间的沟道区域上所形成的栅绝缘膜(未图示)；在该栅绝缘膜上所形成的栅电极671。

这种层压结构体6以及半导体电路9能够使用CMOS工艺之类的半导体制造工艺而形成。

如此，由于基板2具有隔膜部20以及半导体电路9，从而能够实现将隔膜部20与半导体电路9集成在一个芯片上的压力传感器元件1。

通过基板2与层压结构体6而被划分形成的空洞部S为密闭的空间。该空洞部S被设置在隔膜部20的与受压面25相反的一侧，并作为压力基准室而发挥功能，该压力基准室成为压力传感器元件1进行检测的压力的基准值。在本实施方式中，空洞部S成为真空状态(300Pa以下)。通过将空洞部S设为真空状态，能够将压力传感器元件1作为以真空状态为基准而对压力进行检测的“绝对压力传感器”来使用，从而提高了其便利性。

不过，空洞部S也可以不为真空状态，而是为大气压，也可以为与大气压相比气压较低的减压状态，还可以为与大气压相比气压较高的加压状态。此外，也可以在空洞部S中封入氮气、稀有气体等惰性气体。

以上，对压力传感器元件1的结构简单地进行了说明。在这种结构的压力传感器元件1中，如图4(a)所示，隔膜部20根据隔膜部20的受压面25所承受的压力P而发生变形，由此，如图4(b)所示，压电电阻元件5a、5b、5c、5d发生变形，从而压电电阻元件5a、5b、5c、5d的电阻值发生变化。伴随于此，压电电阻元件5a、5b、5c、5d所构成的桥接电路的输出发生变化，根据该输出，能够求出受压面25所承受的压力的大小。

如果更加具体地进行说明则为，在产生前文所述那样的隔膜部20的变形之前的自然状态下，例如在压电电阻元件5a、5b、5c、5d的电阻值彼此相等的情况下，压电电阻元件5a、5b的电阻值的乘积与压电电阻元件5c、5d的电阻值的乘积相等，从而桥接电路的输出(电位差)成为零。

另一方面，当产生如前文所述那样的隔膜部20的变形时，如图4(b)所示，在压电电阻元件5a、5b的电阻区域51a、51b会产生沿着其长度方向的压缩变形以及沿着宽度方向的拉伸变形，并且在压电电阻元件5c、5d的电阻区域51c、51d会产生沿着其长度方向的拉伸变形以及沿着其宽度方向的压缩变形。因此，在产生了如前文所述的那样的隔膜部20的变形时，压电电阻元件5a、5b的电阻值与压电电阻元件5c、5d的电阻值之中的一方的电阻值会增加，而另一方的电阻值会减少。

通过这样的压电电阻元件5a、5b、5c、5d的形变，将产生压电电阻元件5a、5b的电阻值的乘积与压电电阻元件5c、5d的电阻值的乘积之差，与该差相对应的输出(电位差)将从桥接电路输出。根据该来自桥接电路的输出，能够求出受压面25所承受的压力的大小(绝对压力)。

在此，由于在产生了如前文所述的那样的隔膜部20的变形时，压电电阻元件5a、5b的电阻值与压电电阻元件5c、5d的电阻值之中的一方的电阻值会增加，而另一方的电阻值会减小，因此能够增大压电电阻元件5a、5b的电阻值的乘积与压电电阻元件5c、5d的电阻值的乘积之差的变化，伴随于此，能够增大来自桥接电路的输出。其结果为，能够提高压力的检测灵敏度。

通过以如上所说明的方式而被构成的压力传感器元件1，能够在将隔膜部20设置得极薄的同时，使电阻区域51偏向隔膜部20的表面附近，从而能够使压电电阻元件5的检测精度较为优异。此外，由于电阻区域51通过覆盖层213a而被覆盖从而被埋设，因此能够减少噪声向电阻区域51的混入。由此，能够实现压力传感器元件1的小型化以及高精度化。

此外，以如上所说明的方式而被构成的压力传感器元件1能够使用以下所说明的制造方法来制造。

压力传感器元件的制造方法

接下来，以前文所述的压力传感器元件1的制造方法为一个示例来对本发明的压力传感器元件的制造方法进行说明。

图5为表示图1所示的压力传感器元件的制造工序(电阻元件的形成工序)的图，图6为表示图5所示的退火后的电阻元件的载流子浓度分布的一个示例的曲线图。图7为表示图1所示的压力传感器元件的制造工序(绝缘层、电路部等的形成工序)的图。图8为表示图1所示的压力传感器元件的制造工序(压力基准室、隔膜部等的形成工序)的图。

压力传感器元件1的制造方法包括：[1]形成压电电阻元件5的工序；[2]形成绝缘膜22、23的工序；[3]形成层压结构体6以及半导体电路9的工序；[4]形成隔膜部20的工序。

以下，依次对各工序进行说明。

[1]形成压电电阻元件的工序(电阻元件的制造方法)

1-1准备基板的工序

首先，如图5(a)所示，准备半导体基板21，该半导体基板21为，依次层压有由单晶硅构成的硅层211(处理层(handle layer))、由硅氧化膜构成的氧化硅层212(盒层(BOX layer))、由单晶硅构成的硅层213(装置层(device layer))的SOI基板。

在本实施方式中，硅层213具有n型的导电型。

1-2形成电阻区域的工序

然后，通过向半导体基板21的硅层213(n型的区域)掺杂(离子注入)硼(p型)等杂质，从而如图5(b)所示那样，形成多个电阻区域51以及配线214。

例如，在以+80keV对硼实施离子注入的情况下，将对于压电电阻元件5的离子注入浓度设为1×10¹⁴atoms/cm²左右。此外，将对于配线214的离子注入浓度设为与压电电阻元件5相比较高。例如，在以10keV对硼实施离子注入的情况下，将对于配线214的离子注入浓度设为5×10¹⁵atoms/cm²左右。

1-3热处理工序

接下来，如图5(c)所示，通过退火来对电阻区域51以及配线214进行热处理。由此，能够使电阻区域51以及配线214活化，并使电阻区域51以及配线214的电特性较为优异。

特别是，在本工序1-3中所使用的退火为快速热退火(Rapid Thermal Anneal：RTA)，闪光灯退火(Flash Lamp Anneal：FLA)以及准分子激光退火(Excimer Laser Anneal：ELA)中的任意一种退火(短时间退火)。这些退火均为热预算(热过程)较低的退火。因此，通过使用其中任意一种退火，从而能够减少杂质的扩散。因此，能够减少热处理后的电阻区域51的厚度变厚的情况或者电阻区域51的载流子浓度的峰值位置向较深的位置移动的情况。由此，例如能够如图6所示那样，在将电阻区域51留在较浅的位置的同时，使电阻区域51活化。

与此相对，例如在使用通过炉子而实施的炉内退火来实施热处理的情况下，由于热预算(热过程)较高，因此掺杂物容易扩散。因此，热处理后的电阻区域51的厚度的增加、电阻区域51的载流子浓度的峰值位置向较深的位置的移动较大。因此，即使在前文所述的工序1-2中已将电阻区域51形成在较薄且较浅的位置处，也难以形成处于较薄且较浅的位置处的电阻区域51。由于在隔膜部20的厚度较厚的情况下，即使电阻区域51比较厚或处于较深的位置处，也能够使电阻区域51偏向隔膜部20的表面侧，因此不会成为问题，但在隔膜部20的厚度极薄的情况下，则无法使电阻区域51偏向隔膜部20的表面侧，从而难以通过压电电阻元件5实施效率的检测。

此外，在本工序1-3的热处理中，将电阻区域51以及配线214加热至1000℃左右。

此外，在本工序1-3中，热处理后的电阻区域51的厚度t₂优选为处于0.1μm以上且2.0μm以下的范围内，更加优选为处于0.1μm以上且1.0μm以下的范围内，进一步优选为处于0.1μm以上且0.5μm以下的范围内。由此，即使将隔膜部20设置得极薄(例如4μm以下)，也能够使电阻区域51偏向隔膜部20的表面附近，从而能够使压电电阻元件5的检测精度较为优异。

此外，在本工序1-3中，热处理后的电阻区域51的载流子浓度的峰值位置与硅层213的表面之间的距离L₁优选为处于0.05μm以上且1.0μm以下的范围内，更加优选为处于0.05μm以上且0.5μm以下的范围内，进一步优选为处于0.05μm以上且0.25μm以下的范围内。由此，即使将隔膜部20设置得极薄(例如4μm以下)，也能够使电阻区域51偏向隔膜部20的表面附近，从而能够使压电电阻元件5的检测精度较为优异。

1-4形成覆盖层的工序

接下来，如图5(d)所示，在电阻区域51以及配线214上形成覆盖层213a。

覆盖层213a的形成通过使硅进行外延生长而被实施。由此，能够使电阻区域51以及配线214通过覆盖层213a而被覆盖从而被埋设。因此，能够减少噪声向电阻区域51以及配线214的混入。特别是，由于通过外延生长而形成覆盖层213a，因此与专利文献1中所记载的方法不同，能够在将电阻区域51的厚度设置得极薄的同时，将电阻区域51埋设在极浅的位置处。

此外，作为在本工序1-4中实施的外延生长所使用的原料气体，虽然未被特别限定，但可列举出例如乙硅烷(Si₂H₆)气体、二氯硅烷(SiH₂Cl₂)气体等，优选为使用乙硅烷气体。通过使用乙硅烷气体来实施外延生长，从而能够在较低的温度(450℃左右)下形成覆盖层213a。因此，能够在形成覆盖层213a的工序1-4中，减少电阻区域51扩散的情况。

此外，在实施外延生长时，通过将例如磷等成为掺杂物的气体适当地混合到原料气体中，从而能够形成所需的导电型(n型)或导电率的覆盖层213a。另外，在形成p型的覆盖层213a的情况下，例如只需将硼等的气体混合到原料气体中即可。

此外，在本工序1-4中，覆盖层213a的厚度优选为处于0.05μm以上且0.4μm以下的范围内，更加优选为处于0.05μm以上且0.3μm以下的范围内，进一步优选为处于0.1μm以上且0.2μm以下的范围内。由此，即使将隔膜部20设置得极薄，也能够使电阻区域51偏向隔膜部20的表面附近，从而能够使压电电阻元件5的检测精度较为优异。

根据以上那样的压电电阻元件5的制造方法，由于通过快速热退火、闪光灯退火以及准分子激光退火中的任意一种退火来对电阻区域51进行热处理，因此热预算(热过程)较低，从而能够在减少杂质的扩散而将电阻区域51留在较浅的位置的同时，使电阻区域51活化。此外，由于在所得到的压电电阻元件5中，电阻区域51通过覆盖层213a而被覆盖从而被埋设，因此能够减少噪声向电阻区域51的混入。特别是，由于通过外延生长而形成覆盖层213a，因此能够在将电阻区域51的厚度设置得极薄的同时，将电阻区域51埋设在极浅的位置处。

[2]形成绝缘膜22、23的工序

接下来，如图7(a)所示，在硅层213上依次形成绝缘膜22以及绝缘膜23。

绝缘膜22、23的形成能够分别通过例如溅射法、CVD(Chemical Vapor Deposition：化学气相沉积)法等来实施。

[3]形成层压结构体6以及半导体电路9的工序

3-1MOS晶体管67的形成

接下来，如图7(b)所示，在硅层213上形成MOS晶体管67。

在此，MOS晶体管67的形成能够使用公知的半导体制造工艺来实施。

3-2层间绝缘膜与配线层形成工序

接下来，如图7(c)所示，以对绝缘膜23以及MOS晶体管67等进行覆盖的方式而依次形成牺牲层41、配线层62、牺牲层42、配线层64以及表面保护膜65。

该牺牲层41、42各自的一部分通过后文叙述的空洞部形成工序而被去除，残留部分成为层间绝缘膜61、63。牺牲层41、42的形成分别通过如下方式而实施，即，利用溅射法、CVD法等形成硅氧化膜，并利用蚀刻而对该硅氧化膜进行图案形成。

此外，牺牲层41、42各自的厚度不被特别地限定，例如设为1500nm以上且5000nm以下的程度。

此外，配线层62、64的形成分别通过如下方式而实施，即，在利用溅射法、CVD法等而形成了例如由铝等构成的层之后，对该层进行图案形成。

在此，配线层62、64各自的厚度不被特别地限定，例如设为300nm以上且900nm以下的程度。

由这种牺牲层41、42以及配线层62、64构成的层压结构使用通常的CMOS工艺而形成，其层压数根据需要而被适当地设定。即，有时也会根据需要而层压更多的牺牲层或配线层。

此外，表面保护膜65的形成例如能够通过溅射法、CVD法等来实施。由此，在实施后文叙述的工序3-3中的蚀刻时，能够对牺牲层41、42的成为层间绝缘膜61、63的部分进行保护。作为表面保护膜65的构成材料，可列举出例如硅氧化膜、硅氮化膜、聚酰亚胺膜、环氧树脂膜等具有用于从水分、灰尘、损伤等中保护元件的耐性的材料，特别优选为硅氮化膜。虽然未进行图示，但在形成具有前文所述的硅氧化膜以及硅氮化膜的表面保护膜65时，通过如下方式而形成，即，在以相同的方式而依次形成了硅氧化膜以及硅氮化膜之后，对这些层进行图案形成。表面保护膜65的厚度不被特别限定，例如设为500nm以上且2000nm以下的程度。

3-3空洞部形成工序

接下来，通过去除牺牲层41、42的一部分，从而如图8(a)所示那样，在绝缘膜23与覆盖层641之间形成空洞部S(空腔)。由此，形成了层间绝缘膜61、63。

空洞部S的形成通过如下的方式而实施，即，利用穿过被形成于覆盖层641上的多个细孔642的蚀刻而将牺牲层41、42的一部分去除。在此，在作为所涉及的蚀刻而使用了湿蚀刻的情况下，从多个细孔642供给氟酸、缓冲氟酸等蚀刻液，而在使用了干蚀刻的情况下，从多个细孔642供给氢氟酸气体等蚀刻气体。在实施这种蚀刻时，绝缘膜23作为蚀刻停止层而发挥功能。此外，由于绝缘膜23具有相对于蚀刻液的耐性，因此还具有从蚀刻液中保护相对于绝缘膜23而靠下侧的结构部(例如绝缘膜22、压电电阻元件5、配线214等)的功能。

3-4密封工序

接下来，如图8(b)所示，在覆盖层641上，通过溅射法、CVD法等而形成由硅氧化膜、硅氮化膜、Al、Cu、W、Ti、TiN等的金属膜等构成的密封层66，从而对各细孔642进行密封。由此，空洞部S通过密封层66而被密封，从而获得了层压结构体6。

在此，密封层66的厚度不被特别限定，例如设为1000nm以上且5000nm以下的程度。

[4]形成隔膜部20的工序

接下来，在根据需要而对硅层211的下表面进行了磨削之后，通过蚀刻而去除(加工)硅层211的下表面(一面侧)的一部分，从而如图8(c)所示那样，形成凹部24。由此形成了隔膜部20。

在此，在对硅层211的下表面的一部分进行去除时，氧化硅层212作为蚀刻停止层而发挥功能。由此，能够较高精度地规定隔膜部20的厚度。

另外，作为对硅层211的下表面的一部分进行去除的方法，既可以为干蚀刻，也可以为湿蚀刻等。

通过以上那样的工序，能够制造出压力传感器元件1。

根据以上所说明的压力传感器元件1的制造方法，在所获得的压力传感器元件1中，即使将隔膜部20设置得极薄，也能够使电阻区域51偏向隔膜部20的表面附近，从而能够使压电电阻元件5的检测精度较为优异。此外，由于在所获得的压力传感器元件1中，电阻区域51通过覆盖层213a而被覆盖从而被埋设，因此能够减少噪声向电阻区域51的混入。由此，能够实现所获得的压力传感器元件1的小型化以及高精度化。

第二实施方式

图9为表示本发明的第二实施方式所涉及的压力传感器元件的剖视图。

本实施方式的压力传感器元件除了压力基准室的结构(配置)有所不同之外，均与前文所述的第一实施方式相同。

另外，在以下的说明中，关于第二实施方式，以与前文所述的实施方式的不同点为中心来进行说明，关于相同的事项则省略其说明。此外，在图9中，对于与前文所述的实施方式相同的结构标注相同的符号。

在图9所示的压力传感器元件1A中，代替第一实施方式的层压结构体6而具备与基板2一起形成了空洞部S1(压力基准室)的基板3。在此，基板3将基板2的开口堵塞并被接合在基板2的下表面(硅层211的表面)上。以此方式，通过利用基板3来对凹部24进行气密性的密封而形成作为压力基准室的空洞部S1。此外，作为基板3，只要能够形成作为压力基准室而发挥功能的空洞部S1，则其不会被特别限定，例如能够使用硅基板、玻璃基板、陶瓷基板等。此外，基板3以其隔着空洞部S1而与隔膜部20对置的部分不会由于差压而变形的方式，相对于隔膜部20而成为足够厚。

在此，由于在本实施方式中，如前文所述，在基板2的硅层211侧设置有作为压力基准室而发挥功能的空洞部S1，因此隔膜部20的与空洞部S1相反的一侧的面成为受压面25A。

另外，在图9中，虽然省略了电路部的图示，但也可以设置与前文所述的第一实施方式的半导体电路9相同的电路部，也可以在压力传感器元件1A的外部设置电路部。

通过以上所说明的第二实施方式，也与第一实施方式同样地能够在将隔膜部20设置得极薄的同时，使电阻区域51偏向隔膜部20的表面附近，并能够使压电电阻元件5的检测精度较为优异。此外，由于电阻区域51通过覆盖层213a而被覆盖从而被埋设，因此能够减少噪音向电阻区域51的混入。由此，能够实现压力传感器元件1A的小型化以及高精度化。

2.压力传感器

接下来，对具备本发明的压力传感器元件的压力传感器(本发明的压力传感器)进行说明。图10为表示本发明的压力传感器的一个示例的剖视图。

如图10所示，本发明的压力传感器100具备：压力传感器元件1；对压力传感元件1进行收纳的框体101；将从压力传感器元件1所获得的信号运算为压力数据的运算部102。压力传感器元件1经由配线103而与运算部102电连接。

压力传感器元件1通过未图示的固定单元而被固定在框体101的内侧。此外，在框体101中，具有用于使压力传感器元件1的隔膜部20与例如大气(框体101的外侧)连通的贯穿孔104。

根据这种压力传感器100，隔膜部20经由贯穿孔104而承受压力。将由于该受压而从压力传感器元件1输出的信号经由配线103而向运算部102发送，并对压力数据进行运算。该被运算出的压力数据能够经由未图示的显示部(例如，个人计算机的显示器等)而被显示。

3.高度计

接下来，对具备本发明的压力传感器元件的高度计(本发明的高度计)的一个示例进行说明。图11为表示本发明的高度计的一个示例的立体图。

高度计200能够像手表那样佩戴在手腕上。此外，在高度计200的内部搭载有压力传感器元件1(压力传感器100)，在显示部201上能够显示所在地的海拔高度或所在地的气压等。

另外，在该显示部201上能够显示当前时刻、使用者的心搏数、天气等各种信息。

4.电子设备

接下来，对应用了具备本发明的压力传感器元件的电子设备的导航系统进行说明。图12为表示本发明的电子设备的一个示例的主视图。

在导航系统300中具备：未图示的地图信息；从GPS(全球定位系统：Global Positioning System)取得位置信息的位置信息取得单元；基于陀螺传感器、加速度传感器与车速数据的自主导航单元；压力传感器元件1；对预定的位置信息或行进道路信息进行显示的显示部301。

根据该导航系统，不仅能够取得位置信息，还能够取得高度信息。例如，当行驶于与一般道路在位置信息上表示大致相同的位置的高架道路时，如果不具备高度信息，则无法通过导航系统而判断出是行驶在一般道路上还是行驶在高架道路上，从而将一般道路的信息作为优先信息而提供给使用者。因此，在本实施方式所涉及的导航系统300中，能够通过压力传感器元件1而取得高度信息，从而能够对由于从一般道路进入高架道路而产生的高度变化进行检测，并将高架道路的行驶状态下的导航信息提供给使用者。

另外，显示部301成为例如液晶面板显示器、有机EL(Organic Electro-Luminescence：有机电致发光)显示器等能够实现小型且薄型化的结构。

另外，具备本发明的压力传感器元件的电子设备并不限定于上述的设备，例如能够应用于个人计算机、移动电话、医疗设备(例如电子体温计、血压计、血糖计、心电图计测装置、超声波诊断装置、电子内窥镜)、各种测量设备、计量仪器类(例如车辆、飞机、船舶的计量仪器类)、飞行模拟器等中。

5.移动体

接下来，对应用了本发明的压力传感器元件的移动体(本发明的移动体)进行说明。图13为表示本发明的移动体的一个示例的立体图。

如图13所示，移动体400具有车身401和四个车轮402，并被构成为通过被设置于车身401中的未图示的动力源(发动机)而使车轮402进行旋转。在这种移动体400中内置有导航系统300(压力传感器元件1)。

以上，虽然根据图示的各实施方式而对本发明的压力传感器元件、压力传感器、高度计、电子设备以及移动体进行了说明，但本发明并不限定于此，各部分的结构能够置换为具有相同的功能的任意的结构。此外，也可以附加其他任意的结构物。

此外，对于设置在一个隔膜部中的压电电阻元件(功能元件)的数目，虽然在前文所述的实施方式中以四个的情况为例而进行了说明，但并不限定于此，例如，也可以为一个以上且三个以下，或者为五个以上。此外，压电电阻元件的配置与形状等也不限定于前文所述的实施方式，例如也可以在前文所述的实施方式中，将压电电阻元件配置在隔膜部的中央部处。

符号说明

1：压力传感器元件；1A：压力传感器元件；2：基板；3：基板；5：压电电阻元件；5a：压电电阻元件；5b：压电电阻元件；5c：压电电阻元件；5d：压电电阻元件；6：层压结构体；9：半导体电路；20：隔膜部；21：半导体基板；22：绝缘膜；23：绝缘膜；24：凹部；25：受压面；25A：受压面；41：牺牲层；42：牺牲层；51：电阻区域；51a：电阻区域；51b：电阻区域；51c：电阻区域；51d：电阻区域；61：层间绝缘膜；62：配线层；63：层间绝缘膜；64：配线层；65：表面保护膜；66：密封层；67：MOS晶体管；100：压力传感器；101：框体；102：运算部；103：配线；104：贯穿孔；200：高度计；201：显示部；211：硅层；212：氧化硅层；213：硅层；213a：覆盖层；214：配线；214a：配线；214b：配线；214c：配线；214d：配线；300：导航系统；301：显示部；400：移动体；401：车身；402：车轮；641：覆盖层；642：细孔；671：栅电极；L：距离；L₁：距离；P：压力；t₁：厚度；t₂：厚度；S：空洞部；S1：空洞部；w：宽度。