本发明涉及半导体衬底技术领域，特别涉及一种带有空腔的衬底的制备方法。
背景技术：
带有空腔的soi材料（cavity-soi）作为一种新型的soi材料，与普通的soi材料相比，其支撑体在键合前通过光刻及刻蚀工艺开出了特定的空腔，且这些空腔在表面形成特定的图形分布。随着mems技术的发展，在微镜、陀螺仪、加速度计等mems产品上越来越多的应用空腔soi材料。
在现有的制备空腔soi材料的过程中，由于键合时一般使用真空环境，导致空腔内也是真空。在后继减薄、光刻、刻蚀等工艺环节中，有些是常压环境，有些是真空环境，从而会出现几个不良后果：1、减薄后空腔表面器件层膜厚不均（中心厚，边缘薄）；2、在不同压力加工情况下，表面器件层膜出现不同的形变，对工艺上带来不可预测的难度；3、表面器件层膜在常压环境下向下凹，压坏空腔内细小结构。
技术实现要素：
本发明的目的在于提供一种带有空腔的衬底的制备方法，以解决现有的空腔表面器件层膜不均匀、在加工时易变形的问题。
为解决上述技术问题，本发明提供一种带有空腔的衬底的制备方法，包括如下步骤：
在支撑衬底的表面形成多个凹槽和多个导气槽；
在真空环境下将所述支撑衬底和器件衬底键合粘贴在一起；
研磨所述器件衬底至指定厚度。
可选的，在支撑衬底的表面形成多个凹槽和多个导气槽之后，所述带有空腔的衬底的制备方法还包括：在所述支撑衬底上形成凹槽和导气槽的表面，或器件衬底的表面形成氧化层。
可选的，所述支撑衬底和所述器件衬底键合粘贴后进行退火加固。
可选的，所述支撑衬底和所述器件衬底为包括单晶硅和soi片在内的半导体材料。
可选的，所述支撑衬底和所述器件衬底具有不同的电阻率。
可选的，所述凹槽和所述导气槽通过光刻或干法腐蚀或湿法腐蚀形成。
可选的，所述导气槽的宽度为5~500um。
可选的，所述氧化层的材质为铝-锗或金。
在本发明中提供了一种带有空腔的衬底的制备方法，首先在支撑衬底的表面形成多个凹槽和多个导气槽，在真空环境下将所述支撑衬底和器件衬底键合粘贴在一起，研磨所述器件衬底至指定厚度。本发明的带有空腔的衬底增加了导气槽，可以使空腔内压力自适应外部环境，减少空腔上部的器件层膜厚度不均和在不同工艺环境下的变形，保证表面器件层膜的均匀性和平整性。
附图说明
图1是本发明提供的带有空腔的衬底的制备方法的步骤示意图；
图2~图6为制备带有空腔的衬底的流程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种带有空腔的衬底的制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种带有空腔的衬底的制备方法，具体步骤示意图如图1所示。所述带有空腔的衬底的制备方法包括如下步骤：
步骤s11：在支撑衬底的表面形成多个凹槽和多个导气槽；
步骤s12：在真空环境下将所述支撑衬底和器件衬底键合粘贴在一起；
步骤s13：研磨所述器件衬底至指定厚度。
具体的，如图2所示为支撑衬底1和器件衬底2，所述支撑衬底1和所述器件衬底2为包括单晶硅和soi片在内的半导体材料，并且所述支撑衬底1和所述器件衬底2具有不同的电阻率。首先在支撑衬底1的表面通过光刻或干法腐蚀或湿法腐蚀形成多个凹槽和多个导气槽11，如图3所示。进一步的，所述导气槽11的宽度为5~500um。接着请参阅图4，在所述支撑衬底1上形成凹槽和导气槽的表面形成氧化层12，所述氧化层12的材质为铝-锗或金。若不希望在凹槽和导气槽中形成氧化层12，也可以将氧化层12生长在器件衬底2的表面。具体的，形成所述氧化层12的方法为化学气相沉积工艺。对于支撑衬底1的材料为单晶硅的情况下，氧化层12也可以是采用热氧化工艺形成的氧化硅。然后在真空环境下将所述支撑衬底1和所述器件衬底2键合粘贴在一起，如图5，并在键合粘贴后进行退火加固。键合完成后，由于有导气槽11与外界相通，内部气压随外界气压而变化。最后，研磨所述器件衬底2至指定厚度，如图6所示。本发明的带有空腔的衬底增加了导气槽，可以使空腔内压力自适应外部环境，减少空腔上部的器件层膜厚度不均和在不同工艺环境下的变形，保证表面器件层膜的均匀性和平整性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。