技术特征：
1.一种多芯片封装结构，包括asic芯片、陀螺仪芯片和加速度计芯片，所述陀螺仪芯片和所述加速度计芯片分别层叠地设置在所述asic芯片上方，所述asic芯片的面积不足以使其能够同时包所述陀螺仪芯片和所述加速度计芯片，其特征在于，所述asic芯片包所述加速度计芯片；所述陀螺仪芯片与所述asic芯片间设置有间隔层。2.如权利要求1所述的多芯片封装结构，其特征在于，所述间隔层采用晶圆片。3.如权利要求1所述的多芯片封装结构，其特征在于，所述加速度计芯片一侧边缘与所述asic芯片一侧边缘重合。4.如权利要求1所述的多芯片封装结构，其特征在于，所述陀螺仪芯片的第一侧边缘延伸到所述asic芯片外，所述间隔层的第一侧边缘也延伸到所述asic芯片外，从而使延伸出的部分陀螺仪芯片得以通过所述间隔层提供支撑。5.如权利要求4所述的多芯片封装结构，其特征在于，所述陀螺仪芯片的第一侧边缘与所述间隔层的第一侧边缘重合。6.如权利要求1所述的多芯片封装结构，其特征在于，所述陀螺仪芯片的第二侧边缘延伸到所述间隔层外形成悬空部分，所述asic芯片的部分引脚设置在所述悬空部分的下方。7.如权利要求1所述的多芯片封装结构，其特征在于，所述陀螺仪芯片和所述间隔层的交叠面积不小于所述陀螺仪芯片面积的75％。8.如权利要求1所述的多芯片封装结构，其特征在于，所述间隔层和所述陀螺仪芯片的交叠面积不小于所述间隔层面积的95％。9.如权利要求1所述的多芯片封装结构，其特征在于，所述陀螺仪芯片包所述间隔层。10.如权利要求1所述的多芯片封装结构，其特征在于，所述加速度计芯片的引脚与所述陀螺仪芯片的引脚同向对齐排布。
技术总结
本实用新型提供了一种多芯片封装结构，所述多芯片封装结构包括ASIC芯片、陀螺仪芯片和加速度计芯片，所述陀螺仪芯片和所述加速度计芯片分别层叠地设置在所述ASIC芯片上方，所述ASIC芯片的面积不足以使其能够同时包所述陀螺仪芯片和所述加速度计芯片；所述ASIC芯片包所述加速度计芯片；所述陀螺仪芯片与所述ASIC芯片间设置有间隔层。芯片间设置有间隔层。芯片间设置有间隔层。
技术研发人员：邹波 林振台 安迪
受保护的技术使用者：深迪半导体（绍兴）有限公司
技术研发日：2021.12.09
技术公布日：2022/6/24