专利名称：用于线性和旋转感测应用的位置检测装置和方法
技术领域：
实施例通常涉及传感器方法和系统。实施例还涉及位置检测设备。实施例另外涉及磁传感器。实施例还涉及用于线性和旋转(rotary)感测应用的方法和系统。
背景技术：
磁阻(MR)阵列技术用于多种商业、消费者和工业检测应用。在一些传统的MR系统中，能够提供设备用于确定沿路径可移动的成员的位置。在这样的设备中，磁体能够连接到可移动成员，磁场换能器(transducer)的阵列位置临近该路径。随着磁体逼近、经过或远离换能器，换能器提供变化的输出信号，该输出信号能够由代表任何换能器的单个特征曲线表示。
为了确定可移动成员的位置，电子扫描换能器，并且从具有的输出指示相对接近磁体的一组换能器中选择数据。然后，能够使用曲线拟合(curve-fitting)算法来确定数据与特征曲线的最佳拟合。通过沿着位置轴线置换特征曲线，可以确定磁体的位置并且从而确定可移动成员的位置。
在另一种传统MR设备中，位置确定装置可以实现为包括连接到可移动成员的磁体，可移动成员沿着有限长度的预定路径移动。磁场换能器的阵列可以位置临近预定路径。随着磁体逼近、经过和远离每个换能器，换能器能够提供输出信号。还能够提供校正机制，来校正由于换能器的非线性而导致的残差。
这样的校正机制优选利用预定的函数估计(approximate)残差，并且应用对应于该预定函数的校正因子来补偿残差。通过校正换能器的非线性，磁体的长度可以减小和/或换能器的间距能够减小。
例如，在美国专利号为5,589,769，题目为“包括用于接收多个输出信号值并且拟合输出信号值与曲线的电路的位置检测装置(Position DetectionApparatus including a Circuit for Receiving a Plurality of Output Signal Values and Fittingthe Output Signal Values to a Curve)”的专利(在1996年12月31日授予Donald R.Krahn，并且转让给Honeywell International Inc.)中，公开了传统磁感测方法的一个例子。另一个传统磁感测方法的另一个例子在美国专利号为6,097,183，题目为“具有对非线性传感器区域的校正的位置检测装置(Position DetectionApparatus with Correction for Non-Linear Sensor Region)”(2000年8月1日授予Goetz等，并且也转让给了Honeywell International Inc.)的专利中公开。美国专利5,589,769和6,097,183在此引入作为参考。
这样的基于传统MR的设备通常采用印刷电路板(PCB)组装上的分离组件来获得结果函数。基于分离组件的解决方案通常是昂贵的。基于前述内容，相信对于上述问题的解决方案在于设计和开发改进的集成电路，令其能够提供完全数字校准过程，并且产生表示旋转和位置感测信息的比例(ratio-metric)或数字的输出信号。
发明内容
提供下面的总述是为了帮助理解实施例专有的新颖特征，并且不是提供完全的描述。通过将整个说明书、权利要求、附图和摘要作为整体看待，能够得到对实施例各方面的完整了解。
因此，本发明的一个方面是提供改进的传感器方法和系统。
本发明的另一个方面是提供改进的位置检测设备。
本发明的又一个方面是提供改进的AMR传感器。
本发明的再一方面是用于改进的线性和旋转感测应用。
如这里所述，能够实现本发明的前述方面和其它目的和优点。这里公开了用于线性和旋转感测应用的位置检测装置、系统和方法，包括用于线性和旋转检测感测的多个磁阻感测组件，和用于放大和校准由所述多个磁阻感测组件生成的信号的集成电路，以便提供完全数字校准和表示线性和旋转位置数据的ratio-metric输出电压或数字输出信号。
集成电路通常包括CMOS电路，即ASIC。磁阻感测组件可以包括，例如，八个用于生成位置测量数据的AMR桥。磁阻感测组件的数目不限于八个AMR桥。可以实施等于或大于二的任何数量的AMR桥。但是，为了说明的目的，这里公开的实施例基于八AMR桥的配置。
集成电路通常包括用于温度测量的内部温度查询(reference)和对于从AMR桥生成的信号的误差校正，连同输入多路复用电路，该电路用于采样由所述多个AMR桥中的特定AMR桥生成的数据进行位置确定。集成电路还包括，用于相对于相关电源电压转换放大的信号的模数转换器，其中存储用于AMR桥的校准系数的EEPROM，和计算由所述AMR桥中的至少一个AMR桥生成的标准化桥输出值的控制器。
位置信息能够从由两个相邻AMR桥生成的标准化桥输出信号确定。当所述多个磁阻组件包括多于八个AMR桥的时候，集成电路可以还包括允许多个这样的集成电路以菊花链连在一起的主从电路。
贯穿各个单个附图，附图中类似的参考标号指代相同或功能相似的元件，附图被结合进说明书作为其一部分来进一步示出实施例，并且和详细描述一起解释所公开实施例的原理。
图1是依照优选实施例实施的集成电路的示意图；图2示出了能够依照本发明实施例实施的单个ASIC的框图；图3示出了能够依照本发明实施例实施的主/从配置的示意图；图4示出了能够依照本发明实施例实施的，图2所示的示意图的高分辨率模拟比例输出的图形化表示；图5示出了能够依照本发明实施例实施的ASIC的数字输出配置的框图；图6示出了能够依照本发明实施例实施的ASIC的过电压保护配置的框图；图7示出了能够依照本发明实施例实施的操作/释放模式配置的框图；图8示出了依照一个实施例，与图7所示的操作/释放模式相关的操作/释放模式输出的图形表示；图9示出了依照一个实施例的描绘线性和连续的桥阵列布置的相应框图；图10示出了依照一个实施例，描绘轴的磁方向配置的示意图；图11示出了依照一个实施例，描绘放射的磁方向配置的示意图；图12示出了依照一个实施例，描绘在ASIC上实施的用于减少发射和改善EMI/EMC性能的扩频时钟或主动时钟抖动的图形表示；图13示出了通过能够依照实施例实施的校准微处理器生产的值的表格；图14示出了描绘能够依照实施例实施的双工(即校准)通信硬件的示意图；图15示出了依照一个实施例，描绘用于在数字化输出模式下捕获ASIC位置输出数据的系统的框图。
具体实施例方式
在这些非限制性例子中讨论的特定值和配置可以变化，并且只是为了举例说明至少一个实施例，而不是为了限制本发明的范围。
图1示出了能够依照本发明的优选实施例实施的专用集成电路(ASIC)100的示意图。集成电路100能够被实现为互补金属氧化物半导体(CMOS)电路，用于放大和校准由一组140各向异性磁阻(AMR)位置传感器或AMR桥142、144、146、148、150、152、154、和156产生的信号。ASIC100能够提供完整的数字化校准过程，该过程产生比例输出或数字输出信号。ASIC100通常执行固件编码的数字信号处理器(DSP)算法，其能够基于与传感器输入有关的位置算法。通常，图1描绘了高分辨率的模拟比例输出配置。
通常，可以利用八AMR传感器或桥142、144、146、148、150、152、154、和156来测量位置。ASIC 100支配内部温度索引134，其用来提供可选的温度测量和对桥输入的误差校正。注意，尽管依照图1的实施例描绘了八AMR桥142、144、146、148、150、152、154、和156，也可以实现其它的配置，诸如包括2个桥、3个桥、4个桥、16个桥、32个桥等等。使用八桥不是这里公开的实施例的限制特征，而是为了举例说明和启迪的作用。
输入多路复用器(INMUX)116对用于位置测量的所需AMR桥142、144、146、148、150、152、154、和156，内部带隙/PTAT值，和ASIC 100的模拟信号路径的相应自动归零值进行采样。AMR桥142、144、146、148、150、152、154、和156通常提供与由桥电源(BSUPPLY)138产生的VDDA成比例的电压。考虑BSUPPLY138的功能，重要的是实现在测量循环期间所述两个桥能够被驱动到电压VDD。只有测量的桥被加电，以减少功率损耗。
断路稳定放大器后面跟随一个全差分放大器能够被用来对由预放大电路(PREAMP)118和/或119指示的多路复用信号进行预放大，预放大电路从INMUX 116获得信号。注意所有由ASIC100执行的必要的测量，能够以由与CMC122关联的联合校准微型控制器(CMC)固件确定的特定顺序来执行。INMUX 116可以选择下列信号中的一个奇/偶桥的差分桥电压(位置1)；内部温度值(PTAT)，也就是温度；和/或者一个短路输入(自动归零(auto-zero))。普通模式电压(自动归零)可以通过短路INMUX 116的不同输入来实现，而一个测量是参考内部分压器的参考值。
模数转换器(ADC)120和/或ADC121可以接收由PREAMP 118和/或119产生的一个或多个信号。ADC120和/或121可以相对于由一个参考电路(DREF)132提供的电源电压将由PREAMP 118和/或119生成的放大后的信号转换到数字域。在ASIC100系统中，组140里奇偶编号的AMR桥142，144，146，148，150，152，154和156可以通过分离的PREAMP/ADC路径来转换。注意每一个预放大器PREAMP 118和/或119可由两级组成。一个A/D被自始自终用来多路复用所有AMR桥的信号，以达到最终的精确，因为高温(over temperature)时出现的模拟电路所有的增益和补偿误差是普通模式并且超出了数学算法的效用范围；而两个A/D可以用来实现更快的反应时间。
输入放大器能够用来实现作为为得到低的噪声和偏移而设计的具有非常高的输入阻抗的断路稳定放大器设备。PREAMP 118和/或119可包含三个不同的可选择的增益值来适应不同AMR桥的灵敏度。中等增益设置能够例如，放大24mV/Signal灵敏度作为标准的灵敏度。从高到低的增益设置可以覆盖已知的灵敏度的范围。对于内部温度信号可以使用一个额外的增益值。第2级可以作为一个全差分放大器来驱使输入信号进入到ADC 120和/或121。
注意ADC 120和/或121能够实现为13位2阶电荷平衡的模数转换器，设计为联合全差分转换电容一起转换不同的信号到数字域。这个原理提供了下列好处。首先，因为采用差分信号路径和整合方式，可以获得高噪声免疫。其次，通过这个配置可以得到独立于时钟频率漂移和时钟抖动的结果。第三，通过两级的模式可以提供快速的转换时间。
使用存储在EEPROM 110中的每个电桥的一套校准系数，一个16位RISC控制器(CMC)122能够计算出标准化的电桥输出值。根据这个数值和包括AMR电桥142，144，146，148，150，152，154和/或156的机械置换误差的校正，基于位置计算算法可以确定位置信息。得到的位置结果可以通过以下4种可能格式之一输出两线模拟比例，一线模拟比例，一线数字和四线推挽式可编程操作/释放点。注意也可使用其它的电气输出格式，比如脉宽调制技术(PWM)也是可能的，只不过没有被设计到这第一个ASIC中。然而，在权利要求中我们应该提到这也是输出格式之一。
例如一线RS232兼容接口102，可以被用来在校准过程中允许校准硬件去读取每个传感器的原始数值并把计算得到的系数写回到EEPROM 110中。当数字输出模式被激活的时候，同样的协议可以被用来作为一个输出信号。注意RS232的兼容性不是指电气兼容性，而是一般指数据0和VDD，而非-8V到+8V。注意为了最小化电子噪声和降低当前功耗，ASIC100的数字部件可以工作在约2.5伏的降低的电压下。ASIC的带隙稳定器(regular)130(也就是VDD调整器)可以产生这样的一种电压。
包括主-从电路104可以允许将多个ASIC组成一个菊花链，为超过8个电桥的大的系统服务。对于主-从电路104的主-从功能，一个ASIC能够被配置为“主”，并且可以从整组从ASIC中请求位置信息。每个ASIC可以保留它的每个电桥的校准系数，以减少主ASIC的负担。在主-从配置的系统的校准中，在校准开始之前，测试点应该能够获得，以便将每个ASIC设置在主或从模式。
通常来说，EEPROM 110、随机存储器(RAM)108、只读存储器(ROM)106、主-从电路104和一线RS232兼容接口102与CMC122进行通信。注意ROM106可以实现为金属掩膜可编程ROM，其包含具有不同的测试例程的程序例程，并且可以拥有2.0到2.5k的16位指令。RAM 108可以实现为拥有32X17比特的可对其内容进行永久奇偶校验的集成双端口RAM。
EEPROM 110，是作为一个可包含增益衰减等的校准系数和配置比特，如零点、操作模式等等的系数存储单元。EEPROM 110也能够包含两个16位字作为用户可编程身份识别数据。一般来说，EEPROM 110可配置为分成两个区域包含80个16位字的形式。前64个字计划用于校准、配置和身份识别并且可以被锁定(lock down)。第二区域可包含终端用户的可编程寄存器，并且可以通过一个单独的锁定位锁定。每个区域被一个一致性检验和独立覆盖。当对EEPROM 110进行编程时，一个内部的充电泵可供利用。
当时钟发生器(CLKPOC)112执行了一个电源复位(POR)之后，ROM 106提供的程序能够启动从EEPROM 110下载配置寄存器和系数，包含一致性(CRC)校验。接下来，主ASIC能够执行一个“强制”的搜索去确定要感测的目标的初始位置。一旦目标位置确定，CMC 122可以跟踪运动方向并且只选择AMR桥142，144，146，148，150，152，154和/或156中需要的桥。
ASIC 100通常为其操作和输出模式提供相当多的可配置性。ASIC 100的系统连接和EEPROM配置值能够决定建立起来的特定系统的操作模式。对于每一个应用，应该通过将芯片上EEPROM 110编程为一个或多个模式，而建立配置组(也就是，一般要先于校准)。这些模式可被定为传感器信道模式、CMC模式、和/或模拟输出模式。
当使用温度补偿时，传感器信道模式激活温度转换功能。传感器信道模式还包括设置系统中所有的传感器的总数目。而且，传感器信道模式能够指示系统(例如ASIC 100)是否是线性的或者是连续的(也就是，最后的电桥和第一个电桥组成一个电桥对)。最后，传感器信道模式设置PREAMP 118和/或119的增益和补偿模式。
CMC模式包含选择允许的时间反应频率(例如10kHz，5kHz，2.5kHz or1.25kHz)。CMC模式也包含允许或禁止主/从模式。并且，CMC模式能够设置进行测量的电桥对的数目，以及可选的设置系统内的补偿值和/或操作/释放点以及磁滞。
通过编程，几个电气输出模式是可能的并且可以由用户选择。输出模式包括数字、两信道高解析度模拟比例(即粗糙/精细)、单信道低解析度模拟比例、操作/释放模式，以及可选的过压保护功能。一般来说，外部校准过程优选包含单个电桥的标准化，以及机械对齐误差的任何接近参数规格、电桥对的傅里叶系数计算、温度补偿和增益值的计算(例如可选/可编程)。
温度补偿可以是可选步骤，用于改善在扩展的温度范围内的性能。当没有利用温度补偿的时候，温度系数(例如Tco或Tcg可以设置为零)。这里关于变化的实施例更详细的描述了各种模式，以帮助对本文公开的优选实施例的理解。
根据设计的考虑，每个ASIC可以连接到多达8个AMR桥，并且系统可以配置多达32个AMR桥和4个ASIC。只有链中的最后一个ASIC可以组装少于8个AMR桥。对于单个ASIC模式，能够采用2到8个AMR桥。图2示出了包括连接到一个ASIC的8个桥的应用例子。一般来说，图2示出了包括能够依照实施例实现的单个ASIC202的系统200的框图。注意图2的ASIC202与图1所示的ASIC 100类似。
在系统200的结构中，8个AMR桥216可以连接到ASIC 202，ASIC耦合到电容214，电容214耦合到地面212。电容214通常在电压输入VDDA连接到ASIC 202。精细电压输出208(即OUTfine)可以在ASIC 202的V01找到。类似的，粗糙电压输出210(即OUTcoarse)可以在ASIC 202的V02测量。注意V01和V02是这个模式下的两个输出。衬垫(pad)204和206可以作为主-从销(pin)，但是在系统200的该配置中可能不能连接。
在系统200的该配置中，衬垫204和206是未使用的销，但是在一个替代实施例中可以使用。衬垫204和206(即分别连接到主从销MS1和MS2)也在图2中示出为连接到ASIC 202。另外，ASIC 202指示电压馈送(即VSUPPLY_LOW)连接到地面215。注意，8AMR桥216分别在下面的电压输入VDBi，VBNi，VBPi和/或VSSA连接到ASIC 202。
图3示出了依照实施例能够实现的系统300的主/从配置的示意图。图3示出了具有连接到3个ASIC的24个桥的应用的例子。注意在图2和3的配置中，输出模式假定为两信道高分辨率模拟比例(即粗糙/精细)。另外，在图2-3中，每个ASIC EEPROM能够包含用于主/从、桥低号、桥高号和桥的数目的配置寄存器。如果ASIC配置为从，桥数目可以忽略。
“主”需要“知道”多少个“从”连接到它(如果有的话)，在系统中只有多少个桥。在图3中，系统300包括3个ASIC 302、318和336，每个分别连接8个AMR桥。“主”ASIC执行所有的位置计算，并且以需要的格式在它相应的输出销输出位置信息。所有ASIC在将结果放到主/从通信总线315和317上之前，读取它们自己的桥和标准化测量结果。图3中示出的每个ASIC 302、318和336通常与图1所示的ASIC 100类似。
当主ASIC请求特定的桥对输出，它将对该桥对的请求放到总线315和317上。每个ASIC 302、318和/或336的总线接口可以确定它必须使用它的桥低/高号提供一个或两个桥输出，并且如果中断，则由它的相关CMC(例如图1所示的CMC 122)来执行该操作。当结束的时候，将发送较小的桥的输出，随后是较大的桥的输出，以及该桥对的傅立叶和接近(nudge)系数值。主总线接口接收这些消息，并且执行位置计算。
主总线接口以与从总线接口相同的方式确定它是否必须响应所述桥对请求，并且它通过将消息放到总线315和/或317上来响应它已经满足的任何请求。差别是只有主必须进行请求和接收响应。该方法一般化了桥测量，使得主/从模式不是特殊情况。
ASIC 302连接到电压馈送(即VSUPPLY_LOW)，该电压馈送连接到地面303。应注意，8AMR桥316分别在下面的电压输入VDBi，VBNi，VBPi和/或VSSA连接到ASIC 302。ASIC 302还连接到电容304，电容304耦合到地面306。电容304通常在电压输入VDDA连接到ASIC 302。精细电压输出308(即OUTfine)可以由ASIC 302在V01提供，而粗糙电压(OUcoarse)输出310可以由ASIC 302在V02提供。目标在整个阵列中的绝对位置能够由来自ASIC 302的输出销308和310的信号中包含的信息确定。图3中还示出了节点312和314，其连接到ASIC 302(即分别连接到主-从销MS1和MS2)。节点312和314通常分别连接到主从总线315和317。
ASIC 318连接到电压馈送(即VSUPPLY_LOW)，该电压馈送连接到地面305。应注意，8AMR桥334分别在下面的电压输入VDBi，VBNi，VBPi和/或VSSA连接到ASIC 318。ASIC 318还连接到电容320，电容320耦合到地面324。电容320通常在电压输入VDDA连接到ASIC 318。注意在这个配置中，ASIC 318的销326和328没有被连接，因为ASIC 318配置为从ASIC。图3中还示出了节点330和332，其连接到ASIC 318(即分别连接到主-从销MS1和MS2)。节点330和332通常分别连接到主从总线315和317。
ASIC 336通常连接到电压馈送(即VSUPPLY_LOW)，该电压馈送连接到地面307。应注意，8AMR桥350分别在下面的电压输入VDBi，VBNi，VBPi和/或VSSA连接到ASIC 336。ASIC 336还连接到电容338，电容338耦合到地面340。电容338通常在电压输入VDDA连接到ASIC 336。注意在这个配置中，ASIC 336的销342和344没有被连接，因为ASIC 336配置为从ASIC。图3中还示出了节点346和348，其连接到ASIC 336(即分别连接到主-从销MS1和MS2)。节点346和348通常分别连接到主从总线315和317。因此，总线315与节点312、330和346通信，而总线317与节点314、332和348通信。
图4示出了依照一个实施例能够实现的高分辨率比例输出。一般来说，图1的系统100和/或图2，3的系统200，300可以配置为以模拟或数字信号提供输出位置数据。模拟输出是大约在VDDA的10％到90％范围内的模拟比例信号。应注意到，V01表示磁体在整个阵列的一段(segment)内的相对位置，而V02表示在阵列中的哪个特定段，用级别1-31表示。尽管这里给出的例子显示使用两个模拟比例输出信号以实现高分辨率测量，应理解使用两个PWM输出信号也是可行的。
注意到每个段应该优选长度相等，并且名义上等于每个AMR桥之间的中心线到中心线的距离。但是，由于来自布局容忍度的静态机械误差，AMR桥通常没有理想放置，并且它们的各中心线到中心线距离大于或小于段的宽度。因此，每个段的数据可能来自多于一个的桥对。组合来自两个输出信号的信息，能够得到具有高分辨率的绝对位置。另一个电气输出模式也是可行的，并且它是只使用V01的单信道低分辨率模拟比例输出。在图1的配置中，V01只表示磁体在整个阵列中的绝对位置。
因此，图4通过用于描绘增长位置的模拟输出信号的格式，示出了高分辨率模拟输出配置的例子。当磁体经过一个新的桥对的时候，这个格式减小了dV/dt，桥对在图4中由垂直线420、422、424、426描绘。水平线404、406、408、410、416和418表示长度为L(由线402描绘)的段或部分。注意，图400中的部分412和414分别与V01和V02相关联。注意，变长L表示阵列的总长度，而N表示AMR桥对的总个数，其中每个段等宽，为L/(N+1)。
图5示出了包括依照一个实施例实现的ASIC 502的系统500的数字输出配置的框图。应注意，ASIC 502通常与图1的ASIC 100类似。ASIC 502连接到电容504，该电容连接到地面506。电容504连接到ASIC 502的VDDA销。数字输出信号508(即OUTDIG)可以在ASIC 512的V01导出。V02可以连接到衬垫510。MS1也连接到衬底512。类似地，MS2可以连接到衬底512。这样的组件或销可以在图5所示的特定配置中没有实际使用，但是依照替代实施例可以使用，并且为了一般的启迪意义而示出。
ASIC 502也可以在VSUPPLY_LOW连接到地面516。注意，8AMR桥518分别在下面的电压输入VDBi，VBNi，VBPi和/或VSSA连接到ASIC 502。一般来说，数字输出可以是在V01(即销508)的大约230.4kbps频率的数字串行RS232兼容信号。位置以两个8比特组块输出，并且高阶字节在先。
图6示出了能够依照一个实施例实现的用于ASIC 602的过压保护系统600。应注意，ASIC 602通常与图1的ASIC 100类似。ASIC 602连接到电容606，该电容连接到地面607。电容606连接到ASIC 602的VDDA销。另外，JFET晶体管604连接到ASIC 602的VDDA销。JFET晶体管604还连接到“高”电压608，其范围可以在例如5.5V＜VSUP＜V26.5V。注意，该电源电压范围对应于图1所示的电压馈送174。
第一电压输出610(即OUTAbs/DIG)可以由ASIC 602在V01提供。JFET晶体管604可以在V02连接到ASIC 602。注意，销MS1可以连接到衬底612，尽管在替代实施例中这样的组件不必使用。另外，销MS2可以连接到衬垫614。ASIC602也可以在VSUPPLY_LOW连接到地面616。注意，8AMR桥618分别在下面的电压输入VDBi，VBNi，VBPi和/或VSSA连接到ASIC 602。
JFET晶体管604被用来调整在5.5V＜VSUP＜V26.5V范围内的用于ASIC 602的ASIC电源的电源电压。因而，图6的系统600能够实施过压保护配置。ASIC602的EEPROM(例如，图1中的EEPROM 110)可以包含3比特字段，来剪裁JFET门(即JFET晶体管604)的关闭阈值。当使用过压保护的时候，只有V01能够用于模拟输出模式。高分辨率模拟输出模式不可用，但是数字输出模式仍然可用。
图7示出了依照一个实施例实施操作/释放模式配置的系统700的框图。系统700通常包括类似于图1的ASIC 100的ASIC 702。电容704通常在VDDA连接到ASIC 702。电容704还连接到地面706。第一操作/释放输出信号708能够在ASIC 702的V01提供。
类似地，第二操作/释放输出信号710能够在ASIC 702的V02提供。同样，第三操作/释放输出信号712能够在ASIC 702的MS1提供。第四操作/释放输出信号714能够在ASIC 702的MS2提供。ASIC 702也可以在销VSUPPLY_LOW连接到地面716。注意，8AMR桥718分别在下面的电压输入VDBi，VBNi，VBPi和/或VSSA连接到ASIC 702。
如图7所示，单个ASIC 700可配置为输出4个推挽信号作为操作/释放点。其EEPROM寄存器可以用四个操作和四个释放点编程，并且每个点可以占有一个相关的4比特磁滞值。一个可编程极性比特可以获得，其应用于所有输出。图7因此示出了采用操作和释放点的应用例子。因为V01，V02，MS1，MS2用于所述信号，过压保护和主从模式不可用。
图8示出了依照一个实施例，与图7所示的操作/释放模式配置相关的操作/释放模式输出。图800通常与图7的系统700相关联。在图8中，部分802通常表示第一操作点和第一释放点；而部分804通常表示第二操作点和第二释放点。部分806通常表示第三操作点和第三释放点；而部分808通常表示第四操作点和第四释放点。
部分810指示与变化的操作和释放点相关的系统700的高和低状态。在该示例图中，注意目标从AMR桥S1的中心线开始前进，完全通过整个AMR桥的阵列，最终在AMR桥S8和AMR桥S1之间停止，之后反转其行进过程，退回到AMR桥S1的中心线。这样的配置表示对于连续结构可能发生的事情。
图9示出了依照一个替代实施例，描绘线性和连续的桥阵列布局900和902的框图。桥阵列布局900通常包括AMR桥904，906，908，910，912，914，916和918。桥阵列布局902通常包括AMR桥920，922，924，926，928，930，932和934。一般来说，桥阵列可以如布局900所示以线性结构排列，也可以如布局902所示以连续的圆排列。由ASIC简单感知的不完整的圆、或弧和相关的算法是线性结构的类型。桥阵列结构可以在主从电路配置的“主”电路中的EEPROM域设置，使得用于最后一个桥的系数寄存器包含最后一个到第一个的桥对的傅立叶系数。
图10示出了依照一个实施例，描绘轴向磁方向的结构1000的示意图。图11示出了依照一个替代实施例，描绘辐射磁方向的结构1100的示意图。注意在图10-11中，相同或相似的部件用相同的参考标号指示。依赖于设计意图，磁体1002可以定向在图10所示的轴向方向或者图11所示的辐射方向。如前所述，磁方向可以设置在主从电路配置的“主”电路的EEPROM主域中。
一般来说，图1的系统100可以包括数字-模拟转换器(DUALDAC)124，其提供用于精细位置信息的11比特的比例输出，以及用于粗糙位置(桥对)信息的5比特的比例输出。DUALDAC 124通常提供两个输出，输出可以分别由两个数字输入字控制。DUALDAC 124的最小和最大输出值可以固定在VDDA的10％和90％。
注意在图4所示的高分辨率模拟比例输出模式中，ASIC 100的输出包括在10％开始和在90％结束的偶数桥对V01，而奇数桥对V01在90％开始在10％结束(即从低到高位置移动)。这样的情况产生三角波形，该波形可以帮助减小大的dV/dt和桥对之间转换的设置时间。
图1中的ASIC 100可以还包括第一输出缓冲器(OUTBUF1)126和第二输出缓冲器(OUTBUF2)128。注意，两个轨对轨op放大器能够配置为用作单位增益缓冲器，其驱动电阻负载(即上拉或下拉)低至3.5kQ，和驱动电容高至15nF。存在四个主要输出模式。首先，在模拟比例模式中，V01能够以上述波形(基于单对传感器)服务缓冲精细位置信息，并且V02能够提供桥对的索引(例如，1-31级)。
第二，在单输出模拟比例模式中，输出缓冲器V01能够提供来自图1的A比例桥140中的所有使用的A比例桥的完整位置信息。例如，利用三个桥，在第一对中10％到50％能够提供位置信息，而在第二对中50％到90％能够提供位置信息。注意，在单输出模拟比例模式或数字输出模式中，第二输出(V02)能够配置为驱动JFET门调整器。单模拟输出模式可用于多至16个桥的系统。全尺寸输出(例如，VDDA的10％到90％)能够用于从1-16的所有数目的桥对。
第三，在数字输出模式中，第二输出缓冲器(V02)可以不使用，而V01变成包含位置信息和桥对索引的数字输出。第四，对于设置点配置，V01和V02(沿着主从销MS1和MS2)能够配置为终端用户可配置的操作/释放输出，其具有可编程磁滞。输出缓冲器V01可以设置为在打开电源后第一30毫秒的输入。在这个时间内，可以在图1的单线RS232接口102上提供命令，以改变ASIC 100的校准或设置。
当与图1的ASIC 100相关的电源超过大约2.75伏特，重置信号反声明(de-assert)并且时钟发生器开始工作。依赖于设计意图，设计时钟频率可以定位在温度上10.24MHz+/-5％。这样，图1所示的ASIC 100中的时钟发生器/通电清除(CLKPOC)单元112可以配置为允许扩频时钟的特征。当激活时，该模式引入时钟源上的故意抖动，以较少在任何给定频率的峰值EM发射。CLKPOC单元112还可以包含摆动频率的后期标量(post scalar)。
CLKPOC单元112另外能够配置为包含后期标量值，其允许时钟频率减小。不要求高响应时间的应用能够选择在较低时钟频率和降低的功率下运行。该标量能够具有如下设置1，2，4或8。当使用非1的后期标量，整个ASIC100可以慢下来。例如，如果在为2的后期标量下运行，数字输出的波特率可以是128kHz。为了说明该特征，图12示出了依照一个实施例产生的数字输出信号的图1200。
特别设计用于传感器信号调节的16比特的RISC处理器也可以用于处理校准命令、初始化和永久计算校准公式和输入输出关系。CMC 122可以实现为这样的16比特RSIC处理器，来执行这种任务。为了保证对位置改变的快速响应时间，输入的采样控制主要采样的位置测量具有一个额外的温度特殊测量，每128个样本的自动归零位置和自动归零温度。对于结果循环，其只有在特殊测量下限制了步骤响应，位置的采样率稍微大于一个信道的转换时间的两倍，而刷新所有值的完全循环大约是单个转换时间的384倍。
图13示出了由校准微处理器CMC 122产生的值的表格1300。注意在表格1300中，变量T1和T2表示测量相同的量(即板上温度)。该测量可以在桥之间交替，使得AZB<x>(即更多的关键特殊测量)可以每256个循环完成。
一般来说，ASIC 100通过单线串行接口通信，该接口允许校准。对于如下操作，命令是可用的，例如，读取有或没有自动归零减法的每个传感器输入的转换结果；读取校准结果(即DUALDAC 124的输入控制)；将输入写到DUALDAC 124；读RAM 108；写RAM 108；读EEPROM 110；写EEPROM 110；和其它的特殊测试模式。
在常规操作中，如果用户选择了数字输出，单线接口实际上是在大约230.4kHz的速率，1开始比特，8数据比特和1停止比特，操作的半双工RS232发送器。这能够直接将ASIC 100连接到任何标准的宏控制器，或者利用一些最小化的电子接口连接到个人计算机的串行端口进行数据获取。
重要的是注意，在校准的一般流程中，组件能够依照四个主要步骤实现。首先，在设备和系统板聚集以后，每个ASIC必须通过ASIC的单线接口通信并且被设定为主或从状态。第二，当最后的组件完成，校准系统通过单线接口与主ASIC通信。主ASIC执行请求数据的校准命令，并且写从设计ASIC计算的EEPROM系数。第三，一旦校准完成，可以设置校准锁，其阻止EEPROM系数被覆盖。第四，在终端用户应用中，能够对操作/释放点和系统补偿进行调节，也是通过单线接口。一旦这个调节完成，另外的锁比特提供安全性，阻止之后被覆盖。
注意，依照变化的实施例，可以实施校准的许多选项。例如，可以提供特别用于扩展的温度范围的高准确度的可选两点校准。尽管这里讨论的是两点温度校准过程，基于多温度和/或更高阶多项式校准方程的更复杂的补偿算法可以实现。
该方法可以提供比使用两点线性方法更好的校正，和更好的性能。可编程的窗口选项可以实施为允许重叠传感器，其有助于跟踪算法，特别是在快速移动应用中。可以提供最小上升设置以过滤出桥数据的尾巴，其可以显得是有效传感器数据(但是实际不是)。
另外，还希望选择最佳增益/敏感性范围，来最大化在完整温度操作范围上的分辨率。可以提供在传感器阵列中规定零参考点的校准域。在线性阵列布局中，诸如图9所描绘的，零点优选设置在最前面的两个传感器之间，并且不是用户可编程的。输出可以覆盖零点和阵列的最后一个传感器之间的完整比例范围。在旋转阵列布局中(例如参看图10)，零参考点可以规定360度圆中的0度，并且用户可编程。
图14示出了描绘依照一个实施例实现的双向(即校准)通信应用系统1400的示意图。系统1400通常允许图1的ASIC 100在校准期间通信。RS232转换器芯片1416可以用来将来自RS232的电压级别转换为0V到5V的信号级别。当ASIC 100在听模式，它的单线串行接口将被微弱的拉“高”。这通过使用10kQ的电阻器1426，能够轻易覆盖，使得来自PC(图16未示出)的命令被接收。
当ASIC 100在它的单线接口上驱动数据，其利用强壮的推挽驱动器能够轻易对10kQ的电阻器1426使用过度(overdrive)。一个剩余的问题是然后保证PC没有听到它自己发给ASIC 100的命令。反相器电路1408，1412，1418，1420，1422，1424和NAND电路1410，1414的网络通过过滤来自ASIC的任何低脉冲，实现这一点。
最后的问题是命令能在通电后第一30毫秒内由ASIC接收，该时间对于人类操作者太短暂。因此，微控制器1428(例如PIC16F627)可以用于该任务，并且特别搜索BOC(命令开始)命令。当接收到BOC，微控制器1428然后等待大约5毫秒，随后重发BOC命令给ASIC 100。微控制器1428可以设置它的TX销到高阻值，使得不干扰从PC到ASIC 100的任何其它发送。
图15示出了依照一个实施例，使用PC在数字输出模式中捕获ASIC位置输出数据的系统1500的示意图。RS232级别转换器芯片可以用于将0V到5V的ASIC逻辑信号转换为+/-8的RS232信号。在图15的例子中，定理3221集成电路芯片1504可以使用。如果实施ASIC 100与微控制器1528通信的系统，那么不需要中介电路。ASIC的单线输出1503可以直接连接到微控制器1528或PC的RX销，如图5的线1506所示。
应理解可以在许多其它的不同系统或应用中组合上述的变化和其它特征和功能，或其替代物。本领域技术人员做出的目前不能预期的各种修改、替代，变化和改善，也意图包括在所附权利要求中。
权利要求
1.一种用于线性和旋转感测应用的位置探测系统，所述系统包括多个磁阻感测组件，用于线性和旋转探测感测；用于放大和校准由所述多个磁阻感测组件产生的信号的集成电路，以便提供完全数字校准和比例输出电压，或表示线性和旋转位置数据的数字输出信号。
2.权利要求1所述的系统，其中所述集成电路包括CMOS电路。
3.权利要求1所述的系统，其中所述集成电路包括ASIC。
4.权利要求1所述的系统，其中所述多个磁阻感测组件包括用于产生位置测量数据的至少两个ARM桥。
5.权利要求1所述的系统，其中所述多个磁阻感测组件包括用于产生位置测量数据的八个ARM桥。
6.权利要求5所述的系统，其中所述集成电路包括用于温度测量的内部温度索引，和对所述八个AMR桥的数据输入的误差校正。
7.权利要求5所述的系统，其中所述集成电路还包括输入多路复用电路，用于对用于位置确定的所述八个AMR桥中的特定AMR桥产生的数据进行采样。
8.权利要求5所述的系统，其中所述集成电路还包括模数转换器，用于将放大的信号相对于相关的电源电压转换。
9.权利要求5所述的系统，其中所述集成电路还包括EEPROM，其中存储所述八个AMR桥的至少一个校准系数。
10.权利要求9所述的系统，还包括计算由所述八个AMR桥中的特定AMR桥产生的标准化桥输出数据。
11.权利要求10所述的系统，其中位置信息从所述标准化的桥输出数据确定。
12.权利要求1所述的系统，还包括主从电路，其允许当所述多个磁阻组件包括多于八个AMR桥的时候，多个集成电路以菊花链连接在一起。
13.权利要求12所述的系统，其中所述多个集成电路中的至少一个集成电路包括从所述多个集成电路中的至少一个从集成电路请求位置信息的主集成电路。
14.一种用于线性和旋转感测应用的位置探测系统，所述系统包括用于线性和旋转探测感测的多个AMR桥；用于放大和校准由所述多个磁阻感测组件产生的信号的ASIC，以便提供完全数字校准和比例输出电压，或表示线性和旋转位置数据的数字输出信号，其中所述ASIC包括用于温度测量的内部温度索引，和对所述八个AMR桥的数据输入的误差校正；输入多路复用电路，用于对用于位置确定的所述八个AMR桥中的特定AMR桥产生的数据进行采样；模数转换器，用于将放大的信号相对于相关的电源电压转换；EEPROM，其中存储所述多个AMR桥；控制器，计算由所述多个AMR桥中的特定AMR桥产生的标准化桥输出数据，其中位置信息从所述标准化的桥输出数据确定；主从电路，其允许当所述多个ARM桥包括多于八个AMR桥的时候，多个ASIC以菊花链连接在一起。
15.一种用于线性和旋转感测应用的位置探测方法，包括以下步骤提供多个用于线性和旋转感测感测的磁阻感测组件；将集成电路与所述多个磁阻感测组件相关联；通过所述集成电路，自动放大和校准由所述多个磁阻感测组件产生的信号，以便提供完全数字校准和比例输出电压，或表示线性和旋转位置数据的数字输出信号。
16.权利要求15所述的方法，包括配置所述集成电路包括CMOS电路的步骤。
17.权利要求15所述的方法，还包括配置所述集成电路包括ASIC的步骤。
18.权利要求15所述的方法，还包括配置所述多个磁阻感测组件包括八个AMR桥，以便产生位置测量数据的步骤。
19.权利要求18所述的方法，包括配置所述集成电路包括用于温度测量的内部温度索引，和对所述八个AMR桥的数据输入的误差校正。
20.权利要求15所述的方法，还包括配置所述集成电路包括以下内容的步骤输入多路复用电路，用于对用于位置确定的所述八个AMR桥中的特定AMR桥产生的数据进行采样；模数转换器，用于将放大的信号相对于相关的电源电压转换；EEPROM，其中存储所述八个AMR桥；控制器，计算由所述八个AMR桥中的至少一个AMR桥产生的标准化桥输出数据，其中位置信息从所述标准化的桥输出数据确定。
21.权利要求15所述的方法，还包括下面步骤提供主从电路，其允许当所述多个磁阻组件包括多于八个AMR桥的时候，多个集成电路以菊花链连接在一起，其中所述多个集成电路中的至少一个集成电路包括从所述多个集成电路中的至少一个从集成电路请求位置信息的主集成电路。
全文摘要
公开了一种用于线性和旋转感测应用的位置探测系统，所述系统包括多个磁阻感测组件，用于线性和旋转探测感测；用于放大和校准由磁阻感测组件产生的信号的集成电路，以便提供完全数字校准和比例输出电压，或表示线性和旋转位置数据的数字输出信号。
文档编号G01D3/02GK101080610SQ200580043456
公开日2007年11月28日 申请日期2005年10月18日 优先权日2004年10月18日
发明者L·F·里克斯, A·尼科尔, R·R·福里奥 申请人:霍尼韦尔国际公司