专利名称：新型利用脉冲测量旋转轴转速的装置及方法
技术领域：
本发明涉及一种测量转速的装置及使用该装置测量转速的方法，尤其是一种利用脉冲测量旋转轴转速的装置及方法。
背景技术：
随着技术的不断进步，现代机电一体化系统中需要对各旋转轴的转速进行测量然后根据测量的结果进行相应的控制。
对旋转轴转速最简单的测量方法就是采用齿轮测速传感器对旋转轴上齿轮的转速进行测量。当齿轮旋转时，随着齿轮齿顶、齿隙与传感器之间的距离发生变化，传感器的输出也发生变化，传感器输出信号经过整形成为方波信号，当齿轮转过一个齿时，输出一个周期的方波。这种脉冲数字转速信号的检测方法主要有两种(1)测频率法在一定时间间隔T内，计数被测信号的重复变化次数N，经过换算可得到相应的转速。(2)测周期法在被测信号的一个周期内，计数高速基准时钟脉冲个数m，经过换算可得到相应的转速。这两种测量方法都只能在一定的转速范围内保证测量精度。对于测频率法，被测信号的频率越高，相同采样周期内信号变化次数N越大，测量相对误差越小，所以测频率法通常用来测量较高转速。对于测周期法，在计数时钟周期一定的情况下，当被测信号频率越低时，记数基准时钟脉冲个数m越大，测量相对误差越小，所以测周期法通常用来测量较低转速。
由于大多数转速测量与实时控制系统是集成在一起的。系统定时采样各种信号，然后通过运算得出控制指令，从这个角度分析，转速测量最好采用测频率法。然而，在一些机电一体化系统中，旋转轴的转速变化范围很大，这就造成转速脉冲信号的频率变化很大，若采用测频率法在转速低时误差较大；若采用测周期法，通常需要将信号作为系统的中断源，当转速快时，中断产生频率对系统中其它任务的执行会产生影响。因此，采用传统测周期法的装置也具有上述缺点。
发明内容
本发明所要解决的技术问题是提供一种新型测量旋转轴转速的装置及方法，它能够使被测信号在频率较高或频率较低的情况下，更为精确地测量的转速，同时消除中断产生频率对系统中其它任务的执行产生的影响。
本发明解决其技术问题所采用的技术方案如下本发明装置包括脉冲信号产生模块，信号调理模块，脉冲信号产生模块输出端与信号调理模块输入端相连，微处理器与高速定时计数器相连，其特征在于微处理器还与一减定时计数器相连，该减定时计数器还与信号调理模块的输出端连接。所述的微处理器为单片机或嵌入式控制系统。所述的减定时计数器可采用CPLD(可编程逻辑芯片)实现。
本发明方法的技术方案如下其特征在于，包括以下步骤a、系统初始化，在转速为0时，给减定时计数器赋初值1；b、在第k个实时控制采样周期，微处理器估算k+1采样周期内被测信号的脉冲个数M(M≥1)，并将其值赋给减定时计数器，当k+1个实时控制采样周期内被测信号的第一个上升沿到来时，启动减定时计数器开始计数，并同时启动高速定时计数器，每个被测信号的上升沿使得减定时计数器的计数值减1，当减定时计数器的计数值减为零时，此时停止高速定时计数时钟的计数，设置标志位，并将高速定时计数时钟的计数值Z保存下来等待微处理器读取，
在进行估算的时候，若M＜1时，则设定减定时计数器值为1；c、在k+2个实时控制采样周期，微处理器检测是否减定时计数器设定标志位，如果有则根据高速定时计数时钟的计数值Z重新计算速度，并刷新减定时计数器的计数初值，若没有则采用上周期的速度。
本发明的有益效果是，测量范围增大，同时误差降低。
(1)本发明的测量范围系统的所能测量的最小脉冲频率fmax(转速)由高速定时计数时钟的计数位数决定fmax=12Hmax*τ]]>式中Hmax为高速定时计数时钟的计数位数，τ为高速时钟的定时周期。在τ一定的情况下，高速定时计数时钟的计数位数越大，系统所能测量的转速越低。
(2)本发明的测量误差由于高速定时器的计数数与信号减定时计数器的记数同步，高速定时器的记数值是，信号减定时计数器的从初值减为零的时间，所以测量的绝对误差为±1个高速定时计数时钟的计数周期。
此转速测量方法是对齿轮转过多个齿的速度的平均，在这种情况下，一个齿的方波周期测量相对误差为±1/M个高速定时计数时钟的计数周期。
通常情况下，高速定时器的频率非常高，所以测量误差很小，尤其是在旋转轴高速旋转的情况下，所以采用此方法可以提高这个转速范围内测量的精确度，并且测量由于取的是多次平均值，测量结果的平稳度也得到了提高。
本发明是以测周期法转速测量方法为基础，提出的自调整动态多周期速度检测方法。采用这种方法，系统能够根据转速的变化改变一个采样周期内被测信号周期数，从而提高了大范围变化脉冲转速信号测量的精度，并且有效解决转速测量与实时控制任务的调度问题。
图1是本发明装置的结构原理图。
图2是本发明方法在中断开始时计算转速的流程图。
图3是减定时计数器在一个采样周期T内产生终止标志情况时，被测信号与高速定时计数器及采样周期的关系图。
图4是减定时计数器在一个采样周期T内未产生终止标志情况时，被测信号与高速定时计数器及采样周期的关系图。
图5是减定时计数器初值为1时，被测信号与高速定时计数器及采样周期的关系图。
1-微处理器，2-减定时计数器，3-高速定时计时器，4-信号调理模块，5-脉冲信号产生模块。
具体实施例方式
下面结合附图和实施例对本发明进一步说明。
如图1所示本发明装置包括微处理器1，高速定时计数器3，脉冲信号产生模块5，信号调理模块4，脉冲信号产生模块5输出端与信号调理模块4输入端相连，微处理器1与高速定时计数器3相连，其特征在于微处理器1还与一减定时计数器2相连，该减定时计数器2还与信号调理模块4的输出端连接。
在检测过程中，旋转轴上的齿轮转动使脉冲信号产生模块5产生脉冲，然后经信号调理模块4形成方波后输入到减定时计数器2内，微处理器1通过读取、处理减定时计数器2和高速定时计数器3的计数，从而得出旋转轴的转速。
所述的微处理器1为单片机或嵌入式控制系统。所述的减定时计数器2可采用CPLD(可编程逻辑芯片)实现。
采用上述装置测量转速的方法为a、系统初始化，在转速为0时，给减定时计数器赋初值1；b、在第k个实时控制采样周期，微处理器估算k+1采样周期内被测信号的脉冲个数M(M≥1)，并将其值赋给减定时计数器，当k+1个实时控制采样周期内被测信号的第一个上升沿到来时，启动减定时计数器开始计数，并同时启动高速定时计数器，每个被测信号的上升沿使得减定时计数器的计数值减1，当减定时计数器的计数值减为零时，此时停止高速定时计数时钟的计数，设置标志位，并将高速定时计数时钟的计数值Z保存下来等待微处理器读取，在进行估算的时候，若M＜1时，则设定减定时计数器值为1；c、在k+2个实时控制采样周期，微处理器检测是否减定时计数器设定标志位，如果有则根据高速定时计数时钟的计数值Z重新计算速度，并刷新减定时计数器的计数初值，若没有则采用上周期的速度。
采用上述方式，即使出现中断，也可以精确计算旋转轴的即时转速，如图2所示，当中断开始时，微处理器首先检测是否减定时计数器设定标志位如步骤201；如果没有溢出标志，则转速仍采用上周期转速如步骤211，进而输出该转速如步骤206；如有溢出标志，则微处理器读取高速定时计数时钟的计数值Z如步骤202；根据该数值Z重新计算速度如步骤203；根据新转速、上一周期的转速预估下周期的转速如步骤204；根据估计的转速计算下周期可能出现的脉冲个数M，将M值赋给减定时计数器，若M＜1时，则设定减定时计数器值为1，如步骤205，同时输出新转速，如步骤206。
图3、图4、图5是对整个转速测量过程中，被测信号与高速定时计数器及采样周期可能出现的关系的显示。以下分别对各种情况出现时，转速的测量计算方法的说明
如图3所示，假设此时为第k+1个实时控制采样周期，预估计的M＝4，则此时产生了终止标志，此时高速定时计数器的计数Z对应的时间，就是被测信号转动4个齿所需时间，此时就可以算出转速。
如图4所示，假设此时为第k+1个实时控制采样周期，预估计的M＝5，则此时在该采样周期内未产生了终止标志，终止标志在第k+2个实时控制采样周期内产生，则在第k+2个采样周期内保留上一周期的速度，并不刷新M的计数初值5，等在第k+3个采样周期内微处理器检测到减定时计数器的标志位时，根据高速定时计数器的计数值Z重新计算速度，并刷新减定时计数器的计数初值如图5所示，由于转速较慢，即M＜1，则设定减定时计数器值为1，在采样周期内被测信号的第一个上升沿到来时，启动减定时计数器开始计数，并同时启动高速定时计数时钟，每个被测信号的上升沿使得减定时计数器的计数值减1，当减定时计数器的计数值减为零时，此时停止高速定时计数器的计数，设置标志位，同时微处理器计算此时转速。此时所计算的就是齿轮转动1个齿的速度。由于转速较慢，即使1个信号脉冲的间隔也会超过一个采样周期，此时转速测量基本无误差。
在估算下一周期M值时，可采用加速度法，即根据前几周期的速度，计算出此时的加速度，结合本周期的速度，从而估算出。而旋转轴的最初速度，可由系统初始化后，减定时计数器值从1减为0时，高速定时计数器时钟经过的时间来算出。
综上所述，本发明具有可以宽范围、高精度的测量转速且消除了中断产生频率对系统中其它任务的执行产生的影响的特点。
权利要求
1.新型利用脉冲测量旋转轴转速的装置，它包括脉冲信号产生模块，信号调理模块，脉冲信号产生模块输出端与信号调理模块输入端相连，微处理器与高速定时计数器相连，其特征在于微处理器还与一减定时计数器相连，该减定时计数器还与信号调理模块的输出端连接。
2.根据权利要求1所述的新型利用脉冲测量旋转轴转速的装置，其特征在于所述的减定时计数器可采用CPLD(可编程逻辑芯片)实现。
3.根据权利要求1或2所述的新型利用脉冲测量旋转轴转速的装置，其特征在于所述的微处理器为单片机或嵌入式控制系统。
4.利用权利要求1所述装置测量旋转轴转速的方法，其特征在于，包括以下步骤a、系统初始化，在转速为0时，给减定时计数器赋初值1；b、在第k个实时控制采样周期，微处理器估算k+1采样周期内被测信号的脉冲个数M(M≥1)，并将其值赋给减定时计数器，当k+1个实时控制采样周期内被测信号的第一个上升沿到来时，启动减定时计数器开始计数，并同时启动高速定时计数器，每个被测信号的上升沿使得减定时计数器的计数值减1，当减定时计数器的计数值减为零时，此时停止高速定时计数时钟的计数，设置标志位，并将高速定时计数时钟的计数值Z保存下来等待微处理器读取，在进行估算的时候，若M＜1时，则设定减定时计数器值为1；c、在k+2个实时控制采样周期，微处理器检测是否减定时计数器设定标志位，如果有则根据高速定时计数时钟的计数值Z重新计算速度，并刷新减定时计数器的计数初值，若没有则采用上周期的速度。
5.根据权利要求4所述的测量旋转轴转速的方法，其特征在于所述的减定时计数器可采用CPLD(可编程逻辑芯片)实现。
6.根据权利要求4所述的测量旋转轴转速的方法，其特征在于所述的微处理器为单片机或嵌入式控制系统。
全文摘要
本发明公开了一种新型利用脉冲测量旋转轴转速的装置及用该装置测量转速的方法，该装置包括脉冲信号产生模块，信号调理模块，脉冲信号产生模块输出端与信号调理模块输入端相连，微处理器与高速定时计数器相连，其特征在于微处理器还与一减定时计数器相连，该减定时计数器还与信号调理模块的输出端连接。它具有可以宽范围、高精度的测量转速且消除了中断产生频率对系统中其它任务的执行产生的影响的特点。
文档编号G01P3/481GK101029900SQ200710003370
公开日2007年9月5日 申请日期2007年2月6日 优先权日2007年2月6日
发明者李洪斌 申请人:鲁东大学