专利名称：电路测试装置的制作方法
技术领域：
本实用新型提供一种电路测试装置，尤指一种可用以测试 待测试元件的桥式动态输出的电路测试装置。
背景技术：
随着科技的进步，集成电路(Integrated Circuit, IC )的功 能越来越强大，其重要性也与日遽增。除了单纯处理模拟信号 的IC以及单纯处理数字信号的IC以外，业界还陆续研发出多种 兼具数字信号与模拟信号处理能力的IC，此种IC一般可称为混 合信号IC。而不论是数字信号IC、模拟信号IC或混合信号IC， 为了确保IC出货时的品质，在完成制造过程之后， 一般都会对 每一颗IC执行测试，制造商会依据对IC执行测试的结果，来决 定此颗IC是否合一各，并据以判断是否可将此颗IC供应给下游的厂商。
请参阅图1,图l为一般混合信号测试机测试具有桥式动态
输出的IC的示意图。如图l所示，置放于待测试元件电路板(DUT Board) 14上的测试元件(IC)12接收到混合信号测试机 (Mixed-Signal Tester)10所产生的测试信号St后，会于两个输出 端Tsh、 N2产生相只于应的输出值，当此两个相对应的输出值为桥
式动态输出值VouT+、 VouT.时，必须通过混合信号测试机10分 别量测两个不同的桥式动态输出值VouT+、 VOUT-,最后根据量 测到的两个桥式动态输出值VouT+、 V0UT-,判断待测试元件12
通过测试与否。然而，上述的测试方式除了专用混合信号测试
机10的价格非常昂贵外，测试时必须分两次量测桥式动态输出
值VouT+、 Vqut-，因此会耗掉冗长的测试时间，而进一步影响IC测试的效率，这些都是已知使用专用混合信号测试机10测量具 有桥式动态输出值VouT+、 Vout.的IC所遭遇的问题。
实用新型内容
因此，本实用新型的目的之一，在于提供一种可提升IC测
试效率的测试架构，以解决已知4支术所面临的问题。
本实用新型4是供一种电if各测试装置，用来测试一待测试元 件，其中该待测试元件包括一第一输出端以及一第二输出端， 该第 一输出端以及该第二输出端用以分别产生一第 一输出信号 以及一第二输出信号。电路测试装置用以根据该第一输出信号 以及该第二输出信号，决定该待侧试元件的测试结果。电路测
试装置包括一量测模块(Precision Measure Unit, PMU)、 一处理 模块、 一运算模块以及一微处理器。量测模块耦接于该待测试 元件，用以提供一测试信号，并接收根据该测试信号所产生的 一信号运算结果。处理模块耦接于该待测试元件的该第 一 输出 端以及该第二输出端，用以转换该待测试元件根据该测试信号 所产生的第 一输出信号以及该第二输出信号，产生 一处理信号。 运算模块耦接于该处理模块以及该量测模块，用以接收该处理 信号，并对该处理信号进行运算，以产生该信号运算结果。微 处理器耦接于该量测模块，用以根据该信号运算结果来决定该 待测试元件的测试结果。
本实用新型所述的电路测试装置，该处理模块具有 一 输出 端，当该处理模块转换该第 一输出信号以及该第二输出信号成 该处理信号后，通过该输出端输出该处理信号。
本实用新型所述的电路测试装置，该处理模块为 一差动放 大器，用以将该第一输出信号以及该第二输出信号进行差动放 大，以产生该处理信号。本实用新型所述的电路测试装置，该处理模块包括 一放 大器，其包括一正输入端、 一负输入端以及一输出端，其负输 入端耦4姿于该^f寺测试元件的该第一输出端，其正输入端耦接于 该待测试元件的该第二输出端，该放大器用以将该第一输出信 号以及该第二输出信号进行放大，以产生该处理信号；以及一 第 一 电阻，耦4妻于该待测试元件的该第 一输出端以及该放大器 的该负输入端之间； 一第二电阻，耦接于该待测试元件的该第 二输出端以及该;汰大器的该正输入端之间； 一第三电阻，耦4妄 于该放大器的该llT出端以及该负输入端之间；以及一第四电阻， 其一端耦接于该第二电阻以及该放大器的该正输入端之间，其 另 一端耦接于一4妄地端。
本实用新型所述的电路测试装置，该运算模块为 一转换器 (Converter),用以将交流信号模式的该处理信号转换为直流信 号模式的该信号运算结果。
本实用新型所述的电路测试装置，该运算模块为 一 均方根-直流转换器(RMS to DC Converter)。
本实用新型所述的电路测试装置，该电路测试装置为一逻 辑测试机。
本实用新型所述的电路测试装置，该待测试元件为 一 集成 电3各(Integrated Circuit, IC)。
本实用新型所述的电路测试装置，该量测模块以及该微处 理器设置于一逻辑测试机内。
本实用新型所述的电路测试装置，该电路测试装置另包括 一暂存器，耦接于该微处理器，用以储存该测试结果。
本实用新型所述的电路测试装置，该电路测试装置另包括 一显示模块，用以显示该待测试元件的测试结果。
本实用新型的测试架构可以有效提升晶片测试的速度，进一步提升测试效率。
图l为一般混合信号测试机测试具有桥式动态输出的ic的
示意图。
图2为本实用新型的电路测试装置的示意图。 图3为本实用新型的电路测试装置的处理模块的一实施例 的示意图。
具体实施方式
请参阅图2,图2为本实用新型的电路测试装置的示意图。 如图2所示，本实用新型的电路测试装置2 0用来测试 一 待测试元 件22,而为了测试方便，待测试元件22通常设置于一待测试元 件电路板(DUT board) 24上，于 一 实施例中待测试元件22为 一集成电路(Integrated Circuit, IC)。待测试元件22包括一第一 输出端Ni以及一第二输出端N2，第一输出端Ni以及第二输出端
N2用以分别产生一第一输出信号Si以及一第二输出信号S2。电
路测试装置20用以根据该第 一输出信号Si以及该第二输出信号 S2，决定该待测试元件22的测试结果。
电路测试装置20包括一量测模块32、 一处理模块34、 一运 算模块36以及一微处理器38。量测模块32耦接于待测试元件22, 用以提供一 测试信号ST,并接收根据该测试信号St所产生的一 信号运算结果R e s u 11 。处理模块3 4耦接于待测试元件2 2的第一 输出端N"乂及第二输出端N2，用以处理待测试元件22根据该测 试信号ST所产生的第 一输出信号S!以及第二输出信号S2，产生 一处理信号Sp。运算模块36耦接于处理模块34以及量测模块32, 用以接收处理信号Sp，并对处理信号Sp进行运算，以产生该信号运算结果Result。微处理器38耦接于量测模块32,用以根据 信号运算结果Result来决定该待测试元件22的测试结果。
其中，处理模块34用以将双端交流信号模式的第一输出信 号S！以及第二输出信号82转换成单端交流信号模式的该处理信 号Sp。于一实施例中，处理模块34为一差动放大器，用以将第 一输出信号S i以及第二输出信号S 2进行差动放大，以产生该处 理信号Sp。
请参阅图2及图3，图3为本实用新型的电路测试装置的处理 模块的一实施例的示意图。如图2及图3所示，处理模块34包括 一放大器341、 一笫一电阻Rp —第二电阻R2、 一第三电阻R3 以及一第四电阻R4。；故大器341包括一正llT入端、 一负输入端以 及一输出端。放大器341的负输入端耦接于待测试元件22的第一 输出端N"放大器341的正输入端耦接于待测试元件22的第二 输出端Nz。力文大器341用以将待测试元件22的第一输出端N,所 输出的第一输出信号St以及待测试元件22的第二输出端N2所输
出的第二输出信号S2进行放大，以产生该处理信号Sp。第一电
阻Rj禺接于待测试元件22的第 一 输出端Ni以及放大器341的负 输入端之间。第二电阻R2耦接于待测试元件22的第二输出端N2 以及放大器341的该正输入端之间。第三电阻R3耦接于放大器 341的该输出端以及该负输入端之间。第四电阻R4的一端耦4妄于 第二电阻R 2以及i丈大器3 41的正输入端之间，其另 一 端则耦接于 一接地端GND。
此外，电路测试装置20另包括一暂存器(图未示)以及一显 示模块(图未示)，暂存器(图未示)耦接于微处理器38,用以储存 该测试结果，显示模块(图未示)则用以显示该待测试元件22的 测试结果。此外，电路测试装置20为一逻辑测试机。于另一实 施例中，量测模块32以及微处理器38设置于该逻辑测试机内。在本实用新型的各个实施例中，电路测试装置使用了处理 模块来执行待测试元件的第 一输出信号以及第二输出信号的差 动放大处理，以产生单一输出信号的处理信号，再通过运算模 块3 6将交流型态的处理信号转换为直流型态的信号运算结果， 故后续微处理器仅需通过该信号运算结果，即可判断待测试元 件是否通过测试，达成测试待测试元件的桥式动态输出的目的，
其中该运算模块3 6可为转换器(Converter)或均方根-直流转换 器(RMS to DC Converter)。相较于已知技术必须使用专用混合 信号测试机分次测量桥式差动输出的方式，本实用新型各实施 例的测试架构可以有效提升晶片测试的速度，进一 步提升测试 效率，这些都是本实用新型优于已知技术的特点。
以上所述仅为本实用新型较佳实施例，然其并非用以限定 本实用新型的范围，任何熟悉本项技术的人员，在不脱离本实 用新型的精神和范围内，可在此基础上做进一步的改进和变化， 因此本实用新型的保护范围当以本申请的权利要求书所界定的
范围为准
附图中符号的简单说明如下
10混合信号测试机
12、22:待测试元件
1424:待测试元件电路板
20电路测试装置
32量测模块
34处理模块
36运算模块
38微处理器
341:放大器
RiR2、 R3、 R4:电阻Nj、 N2:输出端 Sp S2:输出信号 ST:测试信号 SP:处理信号
Vout+ 、 Vout-: 桥式动态输出值 Result:信号运算结果。
权利要求1. 一种电路测试装置，其特征在于，用来测试一待测试元件，其中该待测试元件包括一第一输出端以及一第二输出端，该第一输出端以及该第二输出端用以分别产生一第一输出信号以及一第二输出信号，该电路测试装置用以根据该第一输出信号以及该第二输出信号，决定该待测试元件的测试结果，其中该电路测试装置包括一量测模块，耦接于该待测试元件，用以提供一测试信号，并接收根据该测试信号所产生的一信号运算结果；一处理模块，耦接于该待测试元件的该第一输出端以及该第二输出端，用以转换该待测试元件根据该测试信号所产生的该第一输出信号以及该第二输出信号，产生一处理信号；一运算模块，耦接于该处理模块以及量测模块，用以接收该处理信号，并对该处理信号进行运算，以产生该信号运算结果；以及一微处理器，耦接于该量测模块，用以根据该信号运算结果来决定该待测试元件的测试结果。
2. 根据权利要求l所述的电路测试装置，其特征在于，该 处理模块具有 一输出端，当该处理模块转换该第 一输出信号以 及该第二输出信号成该处理信号后，通过该输出端输出该处理信号。
3. 根据权利要求l所述的电路测试装置，其特征在于，该 处理模块为一差动放大器，用以将该第一输出信号以及该第二 输出信号进行差动放大，以产生该处理信号。
4. 根据权利要求3所述的电路测试装置，其特征在于，该 处理模块包括一放大器，其包括一正输入端、 一负输入端以及一输出端， 其负输入端耦接于该待测试元件的该第 一 输出端，其正输入端 耦接于该待测试元件的该第二输出端，该放大器用以将该第一输出信号以及该第二输出信号进行放大，以产生该处理信号；以及一第 一 电阻，耦4妻于该待测试元件的该第 一 输出端以及该放大器的该负输入端之间；一第二电阻，耦接于该待测试元件的该第二输出端以及该 放大器的该正输入端之间；一第三电阻，耦接于该放大器的该输出端以及该负输入端 之间；以及一第四电阻，其一端耦接于该第二电阻以及该;故大器的该 正输入端之间，其另一端耦接于一接地端。
5. 根据权利要求3所述的电路测试装置，其特征在于，该 运算模块为一转换器，用以将交流信号模式的该处理信号转换为直流信号模式的该信号运算结果。
6. 根据权利要求3所述的电路测试装置，其特征在于，该 运算模块为 一 均方根-直流转换器。
7. 根据权利要求l所述的电路测试装置，其特征在于，该 电路测试装置为 一逻辑测试机。
8. 根据权利要求l所述的电路测试装置，其特征在于，该 待测试元件为 一 集成电路。
9. 根据权利要求l所述的电路测试装置，其特征在于，该 量测模块以及该微处理器设置于 一 逻辑测试机内。
10. 根据权利要求l所述的电路测试装置，其特征在于，该 电路测试装置另包括一暂存器，耦接于该微处理器，用以储存 该测试结果。
11. 根据权利要求l所述的电路测试装置，其特征在于，该 电路测试装置另包括一显示模块，用以显示该待测试元件的测 试结果。
专利摘要本实用新型提供一种电路测试装置，用来测试一待测试元件，其中待测试元件包括一第一输出端以及一第二输出端，该第一输出端以及该第二输出端用以分别产生一第一输出信号以及一第二输出信号。电路测试装置用以根据该第一输出信号以及该第二输出信号，决定待测试元件的测试结果。本实用新型的测试架构可以有效提升晶片测试的速度，进一步提升测试效率。
文档编号G01R31/28GK201255764SQ20082012670
公开日2009年6月10日 申请日期2008年6月24日 优先权日2008年6月24日
发明者张立颖, 滕贞勇 申请人:普诚科技股份有限公司