专利名称：基于直接数字式频率合成器dds的低频数控信号发生器的制作方法
技术领域：
本实用新型涉及一种新型的低频数控信号发生装置，具体涉及一种基于直接数字式频率合成器DDS的低频数控信号发生器。
背景技术：
在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。采用诸如MAX038信号发生器芯片外加电阻及切换开关等器件虽然也能调节频率和幅度，但这种调节是离散的，且电路复杂，使用不方便。信号发生器(signal generator)又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。各种波形曲线均可以用三角函数方程式来表示。能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。函数信号发生器在电路实验和设备检测中具有十分广泛的用途。例如在通信、广播、电视系统中，都需要射频 (高频)发射，这里的射频波就是载波，把音频(低频)、视频信号或脉冲信号运载出去，就需要能够产生高频的振荡器。在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，都需要功率或大或小、频率或高或低的振荡器。现在所用分立元件组成的函数发生器通常是单函数发生器且频率不高，其工作不很稳定，不易调试。可以由晶体管、运放IC等通用器件制作，更多的则是用专门的函数信号发生器IC产生。利用单片集成芯片的函数发生器能产生多种波形，达到较高的频率，且易于调
试ο利用专用直接数字合成直接数字式频率合成器DDS芯片的函数发生器能产生任意波形并达到很高的频率。但成本较高。我们长期使用的信号发生器，大部分是由模拟电路构成的，这类仪器作为信号源， 频率可达上百MHz，在高频范围内其频率稳定性高、可调性好。但用于低频信号输出时，它所需要的RC值很大，参数准确度难以保证。而且其体积大，损耗也大。发明内容本实用新型的目的是提供一种采用一片FPGA和TLC5602数模转换芯片组成的智能数字式低频信号发生器；按用户的需要，选择运行不同的程序，将会得到不同的波形信号；再在TLC5602输出端加上一些电压变换电路以及放大整形电路，就完成了一个频率可调的多功能信号发生器。上述的目的通过以下的技术方案实现一种基于直接数字式频率合成器DDS的低频数控信号发生器，其组成包括现场可编程门阵列FPGA处理器CPUl，所述的现场可编程门阵列FPGA处理器CPUl —端连接显示器液晶显示控制器IXD12864、矩阵键盘和PC机接口，所述的现场可编程门阵列FPGA处理器 CPUl另一端连接内存储器随机存储器RAM，所述的现场可编程门阵列FPGA处理器CPUl连接外存储器电信号擦除的可编程只读存储器EEPR0M，所述的内存储器随机存储器RAM连接嵌入式处理器CPU2，所述的嵌入式处理器CPU2连接数模转换器D/A，所述的数模转换器D/ A连接波形处理电路。所述的基于直接数字式频率合成器DDS的低频数控信号发生器，由所述的现场可编程门阵列FPGA处理器CPUl与所述的内存储器随机存储器RAM和所述的嵌入式处理器 CPU2组成最小系统FPGA，所述的最小系统FPGA连接PC机通信接口电路。所述的基于直接数字式频率合成器DDS的低频数控信号发生器，所述的最小系统 FPGA连接输入电路、显示电路和电信号擦除的可编程只读存储器EEPROM存储器的电路；所述的数模转换器D/A连接静态随机存储器电路。所述的基于直接数字式频率合成器DDS的低频数控信号发生器，所述的最小系统 FPGA包括时钟及复位电路、配置与下载电路、电源部分电路和存储器动态随机存储器电路。所述的基于直接数字式频率合成器DDS的低频数控信号发生器，所述的静态随机存储器电路包括滤波器电路，所述的滤波器电路连接前信号放大电路，所述的前信号放大电路连接后信号放大电路，所述的后信号放大电路连接驱动电路。有益效果1.本实用新型操作方便，波形精度高，功能多，体积小，可扩展性强.2.本实用新型采用直接数字合成芯片直接数字式频率合成器DDS及外加D/A转换芯片构成的可控信号源，可产生正弦波、调频波、调幅波及方波等，并且其信号的频率和幅度可由微机来精确控制，调节非常方便。3.本实用新型的电子系统的集成化，不仅可使系统的体积小、重量轻且功耗低，更重要的是可使系统的可靠性大大提高。4.本实用新型采用的直接数字式频率合成器直接数字式频率合成器DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。5.本实用新型采用的直接数字式频率合成器直接数字式频率合成器DDS具有频率分辨率高，输出频点多，可达N个频点(N为相位累加器位数)；直接数字式频率合成器 DDS output频率切换速度快，可达us量级；频率切换时相位连续；可以输出宽带正交信号； 输出相位噪声低，对参考频率源的相位噪声有改善作用；可以产生任意波形；全数字化实现，便于集成，体积小，重量轻。
附图1是本产品的结构框图。附图2是附图1中时钟及复位电路图。附图3是附图1中配置与下载电路图。附图4是附图1中电源部分电路图。附图5是附图1中存储器动态随机存储器电路图。附图6是附图1中静态随机存储器电路图。附图7是附图1中输入电路图。附图8是附图1中显示电路图。附图9是附图1中PC机通信接口电路。附图10是附图1中电信号擦除的可编程只读存储器EEPROM存储器的电路图。
4[0036]附图11是附图1中前信号放大电路图。附图12是附图1中后信号放大电路图。附图13是附图1中驱动电路图。根据电子线路制图规定，相同标号的电路之间具有连接关系。
具体实施方式
实施例1 一种基于直接数字式频率合成器DDS的低频数控信号发生器，其组成包括现场可编程门阵列FPGA处理器1CPU1，所述的现场可编程门阵列FPGA处理器1，型号CPUl — 端连接显示器2，型号液晶显示控制器IXD12864、矩阵键盘3和PC机接口 4，所述的现场可编程门阵列FPGA处理器CPUl另一端连接内存储器5随机存储器RAM，所述的现场可编程门阵列FPGA处理器CPUl连接外存储器6电信号擦除的可编程只读存储器EEPR0M，所述的内存储器随机存储器RAM连接嵌入式处理器7，型号CPU2，所述的嵌入式处理器CPU2连接数模转换器D/A8，所述的数模转换器D/A连接波形处理电路9。实施例2 实施例1所述的基于直接数字式频率合成器DDS的低频数控信号发生器，由所述的现场可编程门阵列FPGA处理器CPUl与所述的内存储器随机存储器RAM和所述的嵌入式处理器CPU2组成最小系统FPGA，所述的最小系统FPGA连接PC机通信接口电路10。实施例3 实施例1所述的基于直接数字式频率合成器DDS的低频数控信号发生器，所述的最小系统FPGA连接输入电路11、显示电路12和电信号擦除的可编程只读存储器EEPROM存储器的电路13 ；所述的数模转换器D/A连接静态随机存储器电路14。实施例4 实施例1或3所述的基于直接数字式频率合成器DDS的低频数控信号发生器，所述的最小系统FPGA包括时钟及复位电路15、配置与下载电路16、电源部分电路17和存储器动态随机存储器电路18。实施例5 实施例3所述的基于直接数字式频率合成器DDS的低频数控信号发生器，所述的静态随机存储器电路包括滤波器电路19，所述的滤波器电路连接前信号放大电路20，所述的前信号放大电路连接后信号放大电路21，所述的后信号放大电路连接驱动电路22。实施例6:以上实施例所述的基于直接数字式频率合成器DDS的低频数控信号发生器，双向箭头表示外存储器(电信号擦除的可编程只读存储器EEPR0M)与CPUl之间的数据传输，即 CPUl把处理的波形采样数据传送到电信号擦除的可编程只读存储器EEPROM保存，当需要显示波形时，电信号擦除的可编程只读存储器EEPROM把波形采样数据传送给CPU1，CPU1把波形采样数据传送给随机存储器RAM，随机存储器RAM在把数据传送给CPU2，CPU2把数据送给高速D/A并控制D/A把离散的数字量转化成模拟量(即连续波形)，转化后的波形传送给波形处理电路，处理后的波形如果不满足要求再传送给总线，总线把未满足要求的波形传送给CPU2处理，直到满足要求。当满足要求后，总线把波形9传送给CPU1，CPUl把波形传送给液晶显示控制器LCD12864 (液晶显示器)显示出来。键盘矩阵的作用是设置输出波
5形的参数，这些参数传送给CPUl处理。PC机接口把计算机控制参数传送给CPU1，作用是完成控制器与上位机的数据传输。实施例7 以上实施例所述的基于直接数字式频率合成器DDS的低频数控信号发生器，附图 2是时钟及复位电路图，其中EP2C8Q208C8就是FPGA处理器，管脚CLKO和CLK4接时钟电路，管脚CLK7接复位电路。附图3是配置与下载电路图，其中FPGA芯片的管脚TD0、TMS、TDK、TDI分别接JTAG 芯片的管脚TD0、TMS、TCK、TDI。按键S2是下载电路的复位键接FPGA的nCONFIG管脚，LED 灯是显示下载电路的工作状态是否正常，接FPGA的C0NF_D0NE管脚。附图4是电源部分电路图，主要对FPGA芯片提供电源。附图5是存储器动态随机存储器电路图，FPGA最小系统的外动态存储芯片，最为大量数据存储的缓冲区，最为FPGA处理器与外设接口进行数据处理的缓冲区，其管脚分别接入FPGA芯片对应的管脚。附图6是静态随机存储器电路图，FPGA最小系统的内部存储器，最为FPGA处理器内部数据存储；其管脚与FPGA管脚对应相接。附图7是输入电路图，作用是完成波形参数的设置。其管脚C0L(TC0L4分别接在 FPGA芯片对应的管脚上。附图8是显示电路图，作用是显示要输出胡波形和参数。其管脚液晶显示控制器 IXDRS、液晶显示控制器IXDRW、液晶显示控制器IXDE、液晶显示控制器IXDI0(TLECI07分别接FPGA芯片对应的管脚。附图9是PC机通信接口电路，作用是是FPGA芯片与PC机进行通信。其管脚SIGNALA、SIGNALB分别接LED指示灯用来标明通信的工作状态是否正常，管脚RXDIN、 TXDOUT分别接FPGA对应的管脚。附图10是电信号擦除的可编程只读存储器EEPROM存储器的电路图，管脚CCLK、 CSDA分别接入FPGA芯片对应的管脚。附图11是中前信号放大电路图，作用是对高速D/A转换的模拟信号进行滤波，其管脚SIN2接高速D/A转换电路的Sim管脚。附图12是后信号放大电路图，作用是对于滤波电路处理的信号进行放大处理。 信号放大电路1的管脚V0UT2+和V0UT2-分别接滤波电路的管脚V0UT2+和V0UT2-，管脚 VOUTl接信号放大电路的VOUTl管脚。附图13是驱动电路图，作用是对处理的信号具有稳幅功能。其管脚V0UT2接信号放大电路2的管脚V0UT2管脚。
权利要求1.一种基于直接数字式频率合成器DDS的低频数控信号发生器，其组成包括现场可编程门阵列处理器，其特征是所述的现场可编程门阵列处理器一端连接显示器液晶显示控制器、矩阵键盘和PC机接口，所述的现场可编程门阵列处理器另一端连接内存储器随机存储器，所述的现场可编程门阵列处理器连接外存储器电信号擦除的可编程只读存储器， 所述的内存储器随机存储器连接嵌入式处理器，所述的嵌入式处理器连接数模转换器，所述的数模转换器连接波形处理电路。
2.根据权利要求1所述的基于直接数字式频率合成器DDS的低频数控信号发生器，其特征是由所述的现场可编程门阵列处理器与所述的内存储器随机存储器和所述的嵌入式处理器组成最小系统，所述的最小系统连接PC机通信接口电路。
3.根据权利要求2所述的基于直接数字式频率合成器DDS的低频数控信号发生器，其特征是所述的最小系统连接输入电路、显示电路和电信号擦除的可编程只读存储器存储器的电路；所述的数模转换器连接静态随机存储器电路。
4.根据权利要求1或2或3所述的基于直接数字式频率合成器DDS的低频数控信号发生器，其特征是所述的最小系统包括时钟及复位电路、配置与下载电路、电源部分电路和存储器动态随机存储器电路。
5.根据权利要求3所述的基于直接数字式频率合成器DDS的低频数控信号发生器，其特征是所述的静态随机存储器电路包括滤波器电路，所述的滤波器电路连接前信号放大电路，所述的前信号放大电路连接后信号放大电路，所述的后信号放大电路连接驱动电路。
专利摘要基于直接数字式频率合成器DDS的低频数控信号发生器。在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。本产品组成包括:现场可编程门阵列处理器(1)，所述的现场可编程门阵列处理器一端连接显示器(2)液晶显示控制器、矩阵键盘(3)和PC机接口(4)，所述的现场可编程门阵列处理器另一端连接内存储器(5)随机存储器，所述的现场可编程门阵列处理器连接外存储器(6)电信号擦除的可编程只读存储器，所述的内存储器随机存储器连接嵌入式处理器(7)，所述的嵌入式处理器连接数模转换器(8)，所述的数模转换器连接波形处理电路(9)。本实用新型用于低频数控信号发生器。
文档编号G01R31/28GK202182933SQ20112022948
公开日2012年4月4日 申请日期2011年7月1日 优先权日2011年7月1日
发明者冯福生, 冯秋霜, 张子红, 王娟 申请人:黑龙江科技学院