专利名称：一种在fpga中实现glonass卫星信号的快速捕获系统的制作方法
技术领域：
本发明涉及卫星导航领域，特别涉及一种在FPGA中实现GL0NASS卫星信号的快速捕获系统。
背景技术：
在欧美等国家，接收机的研究和开发已经相对成熟，只是在追求高性能、多样化接收机方面不断完善，在诸如微弱信号检测、信号快速搜索、缩短启动时间等方面进行不断改善。近年来，GL0NASS的研究不断升温。从1996年12月起，国家测绘局正式向社会提供 GL0NASS的精密星历数据。在接收机研究方面，主要集中在GL0NASS如何满足车辆、武器、航空、航海、个人手持式导航设备的要求。对GL0NASS信号的捕获是GL0NASS接收机的核心技术之一。针对不同的应用领域，有的捕获算法侧重于具有较高捕获灵敏度，有的则侧重于捕获的速度。FPGA是在专用ASIC的基础上发展起来的，它克服了专用ASIC不够灵活的缺点。 FPGA具有很强的灵活性，即其内部的具体逻辑功能可以根据需要配置，便于电路的修改和维护。目前，FPGA的容量已经跨过了百万门级，使得FPGA成为解决系统及设计的重要选择方案之一。现代的很多FPGA内部集成了 PLL、DLL、DSP运算单元以及大量的片内RAM 存储块。由于FPGA的一系列特性，以及导航接收机技术的发展要求，使之在导航接收机基带信号处理中得到了广泛的使用。对于高动态的应用场合，对卫星信号捕获速度要求非常高，它直接影响到接收机的首次定位时间，热启动时间，失锁重捕时间等指标。通常采样的滑动相关法占用资源少， 但是必须对每个频点的相位进行相关，搜索时间过长，不适合在高动态环境下使用。匹配滤波器捕获法，搜索速度快，但是占用很大的硬件资源，在FPGA中实现起来较为困难。频域 FFT并行捕获法也是一种快速的捕获方法，不过需要进行多次大点数的FFT，IFFT占用的硬件资源也比较多。
发明内容
本发明提供一种基于在FPGA中实现的对GL0NASS卫星信号进行快速捕获系统，具有占用资源少，捕获速度快，易于实现等优点，适用于在高速运动的载体上对GL0NASS信号进行快速捕获。为了实现上述发明目的，本发明提供以下技术方案
一种在FPGA中实现GL0NASS卫星信号的快速捕获系统，包括下变频单元，FIR滤波器单元，采样与数据存储单元，部分匹配滤波单元，FFT单元，峰值检测单元，本地码产生器单元，本地码采样存储单元以及捕获控制单元；
所述下变频单元，用于对数字中频信号进行下变频处理，得到I，Q两路零中频的数据； 所述HR滤波器单元，用于对I，Q两路零中频的数据进行滤波，滤除带外噪声以及高频信号；所述采样与数据存储单元，对数据信号进行下采样，并且对数据进行存储，数据采样时间为3ms ；
所述部分匹配滤波单元，完成本地码与零中频数据的相干累加； 所述FFT单元，完成对匹配滤波后的数据进行频谱分析； 所述峰值检测单元，用于完成对捕获峰值的检测，并且判断是否捕获成功； 所述本地码产生器单元，产生GL0NASS的周期Ims比特率为511kbps的I3R测距码； 所述本地码采样存储单元，用于对本地码进行采样，并且对本地码的采样数据进行存储，采样时间为2ms ；
所述捕获控制单元，用于产生控制整个捕获模块工作的时序控制信号。其中，所述的下变频单元采用高速时钟产生本地载波，并且在高速时钟驱动下完成下变频。其中，所述的数据存储单元使用两级存储器结构，第一级作为数据缓存，第一级数据存储满后，再将第一级缓存中的数据全部输出至第二级主存储器。其中，所述的匹配滤波单元使用移位存储器结构实现零中频采样数据与本地码采样数据之间的相对滑动，并且使用多组相关器快速完成数据的相干累加。其中，所述的峰值检测单元通过对前级FFT的所有运算结果进行统计，完成门限设定，峰值检测，计算出该峰值所对应的多普勒频移以及本地码相位的频移值。其中，所述的捕获控制单元在捕获启动命令到达以后，产生必要的控制信号，协调其他各捕获有序工作。其中，该峰值检测单元，还包括噪声功率统计功能，用以产生自适应的捕获门限， 能根据噪声大小，自动调整门限值。所述本地码产生器单元，包含一个由9个寄存器组成的移位寄存器，用以产生 GL0NASS的周期Ims比特率为511kbps的I3R测距码；
所述本地码采样存储单元，用于对本地码进行采样，并且对本地码的采样数据进行存储，采样时间为ans。所述捕获控制单元，用于产生控制整个捕获模块工作的时序控制信号；
从上述技术方案可以看出，本发明通过对中频数据进行一次3ms采样，通过高速时钟读出存储的中频数据和本地码数据，然后使用多组相关器快速完成中频数据与本地码之间的相关运算，通过使用移位存储器实现中频数据与本地码之间的相对滑动，使用FFT找出中频数据相对于本地载波的多谱勒频移，达到快速捕获GL0NASS卫星信号的目的。本发明中对经过HR滤波器滤波后的数据采用1. 022MHz的频率对数据进行采样， 每个采样数据用4bit表示，然后再存储。对于I、Q两路信号各存储:3ms，约使用M576bit 的FPGA片内存储器。相关器也仅需要32组。因此占用的FPGA资源较少。
图1为本发明实施例提供的GL0NASS快速捕获整体方案原理图； 图2为本发明实施例提供的本地码产生器单元原理图3为本发明实施例提供的部分匹配滤波单元原理图； 图4为本发明实施例提供的峰值检测单元原理图。
具体实施例方式为了更好的理解本发明的技术方案，下面结合附图详细描述本发明提供的实施例。本发明实施例提供一种基于FPGA中实现的对GL0NASS卫星信号进行快速捕获系统。该捕获系统用于GL0NASS卫星接收机基带处理中，能够对A/D转换后的数字中频信号进行处理，快速计算出该中频信号相对于本地载波的多普勒频移，以及相对于本地码产生器的码相位偏移。其核心内容之一是采样及数据存储单元与部分匹配滤波单元，通过特殊的数据存储方式以及数据移动操作，实现数据与本地码之间的快速相对滑动。如图1，该捕获策略是一种基于FFT的捕获系统。GL0NASS采用的是FDMA调制方式，每颗卫星使用的是相同的测距码，调制于不同的频率上。本地码产生器单元108产生的本地差距码对于每颗卫星都是相同的。对于不同卫星的捕获只需要改变下变频单元101中的本地载波的频率即可。捕获控制单元107接收到捕获启动命令后，根需要捕获的卫星号， 设置下变频单元101的本地载波频率，将输入的数字中频经过与本地载波相乘后实现下变频，然后HR滤波单元102对下变频后的数据进行低通滤波，滤除高频及带外噪声信号。本地码产生器单元108产生比特率为5111ibpS的本地测距码C码，送入本地码采样存储单元 109。在本地码采样存储单元109中先对本地码以两倍于本地码的速率1. 022MHz进行采样后串/并转换，每32个采样值作为一个字，依次存储在存储器内，共采样64个字后停止采样操作。采样及数据存储单元103与本地码采样存储单元109同时启动，总采样数据存储量为:3ms，其中数据存储单元103存储1ms，部分匹配滤波单元104中移位存储器存储ans。 数据存储单元103采用两级存储器，第一级做为数据缓存，在第二级存储器存满后，立即启动第一级存储器，同时将第二级存储器中的数据全部输出到部分匹配滤波单元104中的移位存储器中。在部分匹配滤波单元104中的移位存储器存储完2ms的数据以及第3ms的数据存入数据存储单元103中的第二级存储器后，数据采样停止。当103和109中的数据采集停止后，部分匹配滤波单元104开始进行本地码与采样数据之间的相关运算，每个时钟周期完成I、Q两路数据各32个采样点数据的相干累加， 累加后的数据FFT单元105进行64点FFT运算，FFT单元采用流水线设计，每64个时钟周期完成1个码相位相关的运算。FFT的运算结果最后送入峰值检测单元106，进行峰值检测和捕获结果判断。本发明实施还提供一种本地测距码及其码相位产生的电路原理，应用在本地码产生器单元108中，如图2，该电路原理包括以下部分
201、一个0-510的计数器，计数值代表本地测距码的相位。在计数达到510时输出一个置位信号，将202中的所有D触发器设置为“ 1 ” ；
202、一个由9位D触发器组成的移位寄存器组，用于产生本地测距码。本发明实施还提供一种快速实现数据与本地码之间产生相对滑动的方法，应用在部分匹配滤波单元104，如图3，该方法主要包括以下部分
301、选择器单元，用于选择移位存储器单元302的输入数据是从采样及数据存储单元103处提取还是从选择移位存储器单元302自身的输出提取；
302、移位存储器单元，用于实现数据的移动，共有32个抽头输出数据；
303、乘法器组单元，用于本地码与移位存储器单元302输出数据进行相乘；
304、加法器单元，用于将乘法器组单元303的输出通过多级加法器实现相加操作。本发明实施还提供一种峰值检测和检测门限产生的方法，如图4，该方法主要包括以下部分
401、最大值检测单元，用于检测出数据的最大值；
402、累加器单元，将所有数据进行累加；
403、门限产生单元，用于对累加器单元402输出的数据进行一点比例的缩放，得到合适的捕获门限值；
404、比较单元，对最大值检测单元401和累加器单元403输出的数据进行比较，以确定是否捕获成功；
405、码相位计数单元，用于记录当前FFT数据对应的码相位；
406、频率存储单元，保存最大值检测单元401中的最大值对应的多普勒频移；
407、码相位存储单元，保存最大值检测单元401中的最大值对应的输入中频信号与本地码之间的相对码相位偏移值。以上对本发明实施例所提供的一种FPGA中实现GL0NASS卫星信号在高动态环境下的快速捕获系统进行了详细介绍，依据本发明实施例的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1.一种在FPGA中实现GL0NASS卫星信号的快速捕获系统，其特征在于所述的系统包括下变频单元，FIR滤波器单元，采样与数据存储单元，部分匹配滤波单元，FFT单元，峰值检测单元，本地码产生器单元，本地码采样存储单元以及捕获控制单元；所述下变频单元，用于对数字中频信号进行下变频处理，得到I，Q两路零中频的数据；所述HR滤波器单元，用于对I，Q两路零中频的数据进行滤波，滤除带外噪声以及高频信号；所述采样与数据存储单元，对数据信号进行下采样，并且对数据进行存储，数据采样时间为3ms ；所述部分匹配滤波单元，完成本地码与零中频数据的相干累加；所述FFT单元，完成对匹配滤波后的数据进行频谱分析；所述峰值检测单元，用于完成对捕获峰值的检测，并且判断是否捕获成功；所述本地码产生器单元，产生GL0NASS的周期Ims比特率为5111cbpS的I3R测距码；所述本地码采样存储单元，用于对本地码进行采样，并且对本地码的采样数据进行存储，采样时间为2ms ；所述捕获控制单元，用于产生控制整个捕获模块工作的时序控制信号。
2.根据权利要求1所述的一种在FPGA中实现GL0NASS卫星信号的快速捕获系统，其特征在于，所述的下变频单元采用高速时钟产生本地载波，并且在高速时钟驱动下完成下变频。
3.根据权利要求1所述的一种在FPGA中实现GL0NASS卫星信号的快速捕获系统，其特征在于，所述的数据存储单元使用两级存储器结构，第一级作为数据缓存，第一级数据存储满后，再将第一级缓存中的数据全部输出至第二级主存储器。
4.根据权利要求1所述的一种在FPGA中实现GL0NASS卫星信号的快速捕获系统，其特征在于，所述的匹配滤波单元使用移位存储器结构实现零中频采样数据与本地码采样数据之间的相对滑动，并且使用多组相关器快速完成数据的相干累加。
5.根据权利要求1所述的一种在FPGA中实现GL0NASS卫星信号的快速捕获系统，其特征在于，所述的峰值检测单元通过对前级FFT的所有运算结果进行统计，完成门限设定，峰值检测，计算出该峰值所对应的多普勒频移以及本地码相位的频移值。
6.根据权利要求1所述的一种在FPGA中实现GL0NASS卫星信号的快速捕获系统，其特征在于，所述的捕获控制单元在捕获启动命令到达以后，产生必要的控制信号，协调其他各捕获有序工作。
全文摘要
本发明提供了一种在FPGA中实现GLONASS卫星信号的快速捕获系统，该系统通过使用高速时钟驱动整个捕获电路，对下变频后的数据进行滤波、下采样，然后对数据进行存储，同时对本地码也进行采样、存储。在数据存储完成后，控制单元控制数据存储器以及本地码存储器中的数据输出，在部分匹配滤波单元完成数据的相关及累加。FFT单元负责对部分匹配滤波后的数据进行频谱分析，最后通过对FFT的运算结果计算捕获门限，及峰值检测后输出峰值对应的多普勒频移和码相位，完成GLONASS信号的快速捕获。本发明具有捕获速度快，占用资源少，适用于高动态环境下GLONASS接收机的对卫星信号的快速捕获。
文档编号G01S19/29GK102540217SQ20121002369
公开日2012年7月4日 申请日期2012年2月3日 优先权日2012年2月3日
发明者不公告发明人 申请人:重庆九洲星熠导航设备有限公司