专利名称：一种基于fpga+dsp 实现的高速数据采集装置的制作方法
技术领域：
本实用新型涉及一种高速数据采集装置，特别涉及一种基于FPGA+DPS实现的高速数据采集装置。
背景技术：
随着雷达和声纳的技术不断发展和提高，一种装备上涉及的电路板就多达上百种，而且每种电路板上的通道数从十几个到上百个不等，每通道信号从几千赫兹到几十兆赫兹不等，一旦装备的某块电路板出现问题，怎样快速定位故障，使装备及时恢复工作尤为重要。对多通道数据进行同步采集、存储、回放分析是目前解决此类问题的重要方法，但需要同时高速采集上百条通道的数据，采集系统的数据通吞吐量必须达到600MBps以上；而且特别是对于某些体制的雷达，需要采集雷达开机时的数据，采样时间需要5分钟左右，按照每秒600MB的数据吞吐量，一次采样的数据量就可达到180GB。目前主流的数据采集存储系统的最大采样能力可达500MBps左右，但不能长时间高速采样，最大速度持续工作时间·只能达到几十秒，远远不能满足舰船上的雷达、声纳等装备的要求。
实用新型内容针对上述现有技术中存在的问题，本实用新型目的是提出一种采集速度高、存储容量大、通用性强、性价比高，基于FPGA+DPS高速数据采集装置以解决上述问题。本实用新型解决其技术问题所采用的技术方案是一种基于FPGA+DPS实现的高速数据采集装置，包括FPGA (现场可编程阵列)单元、DSP (数字信号处理)单元、存储单元、扩展存储单元、闪存单元、存储磁盘、CPLD (复杂可编程逻辑器件)单元、以太网PHY芯片和通道输入单元；FPGA单元与DSP单元通过芯片级高速串行总线接口连接；CPLD单元分别连接FPGA单元与DSP单元；存储单元和存储磁盘都与FPGA单元连接；扩展存储单元和闪存单元都与DSP单元连接；以太网PHY芯片与DSP单元通过SGMII接口连接；所述通道输入单元与所述FPGA连接。作为优选，所述FPGA单元上还设有JTAG接口。作为优选，所述DSP单元上还设有JTAG接口。作为优选，所述存储单元采用DDR2存储器。作为优选，所述扩展存储单元采用DDR2存储器。作为优选，所述闪存单元采用NOR FLASH存储器。作为优选，所述以太网PHY芯片上设有RJ45型网卡接口。作为优选，所述通道输入单元包括2个VHDCI68插座，最大可输入96个通道数据。本实用新型的有益效果是本实用新型采用FPGA实现对数据的采样和存储，通过FPGA控制RAID卡对数据的存储，可直接构成磁盘阵列来存储数据，提高了数据的流盘速度；采用DSP对数据进行压缩，提高了数据的存储深度；在对数据进行回放分析时，充分利用了 DSP芯片的强大的数据处理能力，直接采用DSP进行数据分析处理，比直接采用PC机进行海量数据分析时的速度提高了十多倍。系统数据吞吐量最大SOOMBps，通道采样频率从4MHz到96MHz可任意配置，并能同时记录I到96通道的多路数据，数据的最大存储深度可达8T，具有采集速度高、存储容量大、通用性强、性价比高的特点，可用于舰船上雷达、声纳等电子装备的电路故障分析与研制。
图I是本实用新型结构示意图。
具体实施方式
以下结合附图，对本实用新型做进一步说明。如图I所示，一种基于FPGA+DPS实现的高速数据采集装置，包括FPGA (现场可编程阵列)单元、DSP (数字信号处理)单元、存储单元、扩展存储单元、闪存单元、存储磁盘、CPLD (复杂可编程逻辑器件)单元、以太网PHY芯片和通道输入单元；FPGA单元与DSP单元通过芯片级高速串行总线接口连接；CPLD单元分别连接FPGA单元与DSP单元；存储单元和存储磁盘都与FPGA单元连接；扩展存储单元和闪存单元都与DSP单元连接；以太网PHY芯片与DSP单元通过SGMII接口连接；所述通道输入单元与所述FPGA连接。作为优选，所述FPGA单元上还设有JTAG接口。作为优选，所述DSP单元上还设有JTAG接口。作为优选，所述存储单元采用DDR2存储器。作为优选，所述扩展存储单元采用DDR2存储器。作为优选，所述闪存单元采用NOR FLASH存储器。作为优选，所述以太网PHY芯片上设有RJ45型网卡接口。作为优选，所述通道输入单元包括2个VHDCI68插座，最大可输入96个通道数据。其中各单元功能如下FPGA单元主要完成信号的采集、传输、存储和读取功能。DSP单元负责整个采集和存储系统的控制功能，DSP同时支持上位机控制和数据分析，上位机可以通过以太网口发送控制命令包给DSP，同时，DSP也可以根据DSP内数据处理结果进行数据分析与处理。本实用新型采用高速AD进行数据采集，使用DSP作为控制器负责数据采集部分与软件系统之间的控制命令交互及数据传输，并实现采样数据的压缩与解压处理，通过FPGA实现磁盘阵列接口，完成存储控制器的功能。具体实施中，本实用新型采用3. 125Gbp/s RapidIO接口(芯片级高速串行总线接口)，保障片间高速数据交互解决数据高速传输带宽瓶颈问题；采用Altera Stratix IV高端FPGA芯片实现磁盘阵列控制器，支持SATA Gen2磁盘IO协议，解决高速数据实时存储问题；采用TI最高端DSP芯片，确保实时数据处理能力，解决复杂信号处理算法实时性问题；通过跳变采样进行基于动态Slot分配的2维数据存储管理，解决了海量数据实时压缩存储难点。[0031]本具体实施方式
流盘速度高，能够高速写盘，通过配置各种存储介质，连续写入速度可以大于lGBs，存储容量大，存储容量可以达到IOT以上，而且扩展性很强，可以做到真正的海量存储；数据安全性高，可以实现各等级的RAID存储管理，数据安全性好，可配置性好，功能扩展方便，使用灵活方便，适应各种工作环境。工作过程待测电路板通道数据通过转接板连接到本装置的VHDCI68插座上，通过FGPA实现对各通道数据的采样、存储。数据采样后 ，上位机可通过RJ45和DSP的连接，实现对数据的读取和回放，DSP对数据的对比分析结果均通过RJ45传给上位机软件进行显
/Jn ο以上所述的利用较佳的实施例详细说明本实用新型，而非限制本实用新型的范围。本领域技术人员可通过阅读本实用新型后，做出细微的改变和调整，仍将不失为本实用新型的要义所在，亦不脱离本实用新型的精神和范围。
权利要求1.一种基于FPGA+DPS实现的高速数据采集装置，其特征在于，包括FPGA单元、DSP单元、存储单元、扩展存储单元、闪存单元、存储磁盘、CPLD单元、以太网PHY芯片和通道输入单元；FPGA单元与DSP单元通过芯片级高速串行总线接口连接；CPLD单元分别连接FPGA单元与DSP单元；存储单元和存储磁盘都与FPGA单元连接；扩展存储单元和闪存单元都与DSP单元连接；以太网PHY芯片与DSP单元通过SGMII接口连接；所述通道输入单元与所述FPGA连接。
2.如权利要求I所述的一种基于FPGA+DPS实现的高速数据采集装置，其特征在于，所述FPGA单元上还设有JTAG接口。
3.如权利要求I所述的一种基于FPGA+DPS实现的高速数据采集装置，其特征在于，所述DSP单元上还设有JTAG接口。
4.如权利要求I所述的一种基于FPGA+DPS实现的高速数据采集装置，其特征在于，所述存储单元采用DDR2存储器。
5.如权利要求I所述的一种基于FPGA+DPS实现的高速数据采集装置，其特征在于，所述扩展存储单元采用DDR2存储器。
6.如权利要求I所述的一种基于FPGA+DPS实现的高速数据采集装置，其特征在于，所述闪存单元采用NOR FLASH存储器。
7.如权利要求I所述的一种基于FPGA+DPS实现的高速数据采集装置，其特征在于，所述以太网PHY芯片上设有RJ45型网卡接口。
8.如权利要求I所述的一种基于FPGA+DPS实现的高速数据采集装置，其特征在于，所述通道输入单元包括2个VHDCI68插座。
专利摘要本实用新型公开了一种基于FPGA+DPS实现的高速数据采集装置，其特征在于，包括FPGA单元、DSP单元、存储单元、扩展存储单元、闪存单元、存储磁盘、CPLD单元、以太网PHY芯片和通道输入单元；FPGA单元与DSP单元通过芯片级高速串行总线接口连接；CPLD单元分别连接FPGA单元与DSP单元；存储单元和存储磁盘都与FPGA单元连接；扩展存储单元和闪存单元都与DSP单元连接；以太网PHY芯片与DSP单元通过SGMII接口连接；所述通道输入单元与所述FPGA连接。本实用新型具有采集速度高、存储容量大、通用性强、性价比高等优势。
文档编号G01S7/40GK202563080SQ20122021821
公开日2012年11月28日 申请日期2012年5月7日 优先权日2012年5月7日
发明者徐小杰, 黄可生, 林锋 申请人:中国人民解放军海军702厂, 上海可讯信息技术有限公司