专利名称：具有嵌入式逻辑分析功能的fpga及逻辑分析系统的制作方法
技术领域：
本发明涉及一种具有嵌入式逻辑分析功能的FPGA及逻辑分析系统。
背景技术：
目前，现场可编程门阵列(Field Programmable Gate Array,简称FPGA),以硬件描述语言(Verilog或VHDL)完成电路的设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能，比如，解码器或数学方程式等。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器(Flip - flop)或者其他更加完整的记忆块。系统设计师可以根据设计需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了 一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。在FPGA调试阶段，传统的信号分析手段是用逻辑分析仪分析信号，设计时要求FPGA和PCB设计人员保留一定数量的FPGA管脚作为测试管脚，编写FPGA代码时将需要观察的信号作为模块的输出信号，在综合实现时再把这些输出信号锁定到测试管脚上，然后连接逻辑分析仪的探头到这些测试管脚进行观测。由上可见，一旦测试管脚确定，所输出的信号类型就已确定，不能灵活增加，当测试脚不够用的时候影响测试，如果测试管脚太多又影响PCB布局布线。另外，一台逻辑分析仪要几万到几十万元，每个公司拥有的数量有限，在研发高峰期间往往供不应求，影响进度。目前，还有一种FPGA，如中国专利申请号201110310071，名称为数字电路调试器中所述，其内嵌有逻辑分析功能，但这仅仅是将逻辑分析仪的功能进行缩减，以较低成本来获取预先制定固定数据位数的信号，却无法针对FPGA的运行情况来灵活的设定指令，且无法利用FPGA内部存储资源取代外部昂贵的存储器，因此，需要对现有的FPGA进行改进，以便利用更加低廉的成本来灵活的进行在线测试，为解决问题提供最真实可靠的现场数据。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种有嵌入式逻辑分析功能的FPGA及逻辑分析系统，用于解决现有技术中FPGA调试不灵活的问题。为实现上述目的及其他相关目的，本发明提供一种具有嵌入式逻辑分析功能的FPGA，其中，所述FPGA包括至少一个工作模块，其还包括内嵌在所述FPGA中的存储模块；与所述工作模块和存储模块连接的逻辑分析模块，用于基于所接收的采集指令采集相应工作模块输出的信号；并将所述信号存储在所述存储模块中；以及在采集完成后，将所述存储模块中的信号予以输出；与外部设备、所述逻辑分析模块连接的接口模块，用于对所述逻辑分析模块与外部设备之间传输数据进行协议封装/解析处理；其中，所述数据包括所述外部设备输至所述接口模块的采集指令、及所述逻辑分析模块输至所述接口模块的信号。优选地，所述逻辑分析模块还用于根据所述采集指令中的存储深度采集所述信号。优选地，所述逻辑分析模块还用于基于所接收的采集指令检测相应工作模块所输出的信号，并在所述信号满足所述采集指令中的触发条件时采集所检测信号中的至少一个信号。优选地，所述逻辑分析模块还用于基于预设的编号与所述工作模块的对应关系、和/或所述编号与所述工作模块的接口的对应关系，检测所接收的采集指令中的编号所对应的工作模块及接口所输出的信号。优选地，所述逻辑分析模块还用于基于所接收的控制指令来控制相应工作模块中的时序；其中，所述控制指令由所述外部设备发出、并经所述接口模块进行解析后提供给所述逻辑分析模块。优选地，所述接口模块利用所述FPGA中的引脚与所述外部设备相连。优选地，所述存储模块包括块随机存储器、分布式存储器中的至少一种。基于上述目的，本发明还提供一种FPGA的逻辑分析系统，其至少包括如上述中任一所述的FPGA ；以及与所述FPGA连接的外部设备，用于向所述FPGA发送采集指令/控制指令，以及将所述FPGA输出的信号转换成波形予以显示。优选地，所述外部设备还用于向所述FPGA发送控制指令，以便所述FPGA中的逻辑分析模块基于所述控制指令来控制相应工作模块中的时序。
如上所述，本发明的具有嵌入式逻辑分析功能的FPGA及逻辑分析系统，具有以下有益效果在所述FPGA中内嵌逻辑分析模块，并利用所述接口模块来接收用来指示所述逻辑分析模块的采集FPGA内部信号的采集指令，能够大大简化现有逻辑分析仪的功能，并更加灵活的采集相应的信号，而不受引脚所能输出的信号的限制；同时，将采集到的信号线存放在存储模块中，在采集完毕后再将信号予以输出，采用了异步的方式来处理采集指令的输入和信号的输出，能够有效复用FPGA中的引脚，有效减少FPGA调试阶段的引脚。
图1显示为本发明的FPGA的逻辑分析系统的结构示意图。元件标号说明IFPGA11接口模块12逻辑分析模块13工作模块14存储模块2外部设备
具体实施例方式以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。实施例一如图1所示，本发明提供一种具有嵌入式逻辑分析功能的FPGAl (现场可编程门阵列的英文缩写)。所述FPGAl可以帮助技术人员检测所述FPGAl工作时的信号，以便对FPGAl进行调试、修改。所述FPGAl包括至少一个工作模块13，所述工作模块13用于根据设计需要进行数字运算、或逻辑处理等，其包括但不限于逻辑电路、运算电路、输入输出电路等。所述工作模块13之间通过内部连线进行连接，所述工作模块13还可以与所述FPGAl的引脚相连，以便通过引脚与所述FPGAl外部的电路/设备进行通信。每一个工作模块13可以根据设计要求输入/输出一种或多种信号。所述FPGAl还包括存储模块14、逻辑分析模块12及接口模块11。所述存储模块14内嵌在所述FPGAl中，可以存储所述工作模块13在运行时产生的临时信号，其可以是易失性存储器，也可以是费易失性存储器，优选地，所述存储模块14包括块随机存储器、分布式存储器中的至少一种。所述逻辑分析模块12与所述工作模块13和存储模块14连接，用于基于所接收的采集指令采集相应工作模块13所输出的信号；并将所述信号存储在所述存储模块14中；以及在采集完成后，将所述存储模块14中的信号予以输出。其中，所述采集指令用于指示所述逻辑分析模块12采集一个或多个工作模块13所输出的信号，其具体格式可按照设计需要来确定。例如，所述逻辑分析模块12所接收的采集指令为采集工作模块al的第一输出接口输出的数据信号，则检测所述工作模块al的第一输出接口，当有信号输出时，按照预设存储深度来采集所输出的信号，并将所述信号存储在所述FPGAl的存储模块14中，当采集完成后，将所述存储模块14中的信号输出至所述接口模块11。其中，所述存储深度可以为需要采集信号的字节数、或位数等。优选地，所述逻辑分析模块12还用于根据所述采集指令中的存储深度采集所述信号。例如，所述逻辑分析模块12所接收的采集指令包括采集工作模块al的第一输出接口输出的数据信号、存储深度为1024位，则所述逻辑分析模块12按照所述采集指令中的存储深度来采集所述工作模块al的第一输出接口输出的信号，并将所述信号存储在所述FPGAl的存储模块14中，当采集完成后，将所述存储模块14中的信号输出至所述接口模块11。更为优选地，所述逻辑分析模块12还用于基于所接收的采集指令检测相应工作模块13所输出的信号，并在所述信号满足所述采集指令中的触发条件时，采集所检测信号中的至少一个信号。其中，所述触发条件指用来指示所述逻辑分析模块12开始采集相应信号的条件、或所述逻辑分析模块12结束采集相应信号的条件。例如，所述逻辑分析模块12所接收的采集指令包括检测工作模块a2的第一接口、第二接口、采集工作模块a2的第一接口、触发条件在工作模块a2的第一接口和第二接口所输出的信号进行与运算的结果为I时，采集工作模块a2的第一接口所输出的信号；则所述逻辑分析模块12根据FPGAl内部的时钟信号，在每个时钟上跳沿时检测工作模块a2的第一接口和第二接口所输出的信号，并进行与运算，当所检测的两个信号均为高电平时，按照预设的存储深度开始采集工作模块a2的第一接口所输出的信号；当采集完成后，将所述存储模块14中的信号输出至所述接口模块11。又如，所述逻辑分析模块12所接收的采集指令包括存储深度为256位、检测工作模块a2的第一接口、第二接口和工作模块al、采集工作模块a2的第二接口、及触发条件在工作模块a2的第一接口和工作模块al所输出的信号进行与运算的结果为I时，开始采集工作模块a2的第二接口所输出的信号；则所述逻辑分析模块12检测工作模块a2的第一接口、第二接口和工作模块al各自所输出的信号；并根据FPGAl内部的时钟信号，在每个时钟上跳沿时检测工作模块a2的第一接口和工作模块al所输出的信号，并进行与运算，当所检测的两个信号均为高电平时，按照所述采集指令中的存储深度开始采集工作模块a2的第二接口所输出的信号；当采集完成后，将所述存储模块14中的信号输出至所述接口模块11。更为优选地，所述逻辑分析模块12还用于基于预设的编号与所述工作模块13的对应关系和/或所述编号与所述工作模块13中的信号的对应关系，检测所接收的采集指令中的编号所对应的工作模块13及接口所输出的信号。具体地，预先设定所述FPGAl中的工作模块13所对应的编号，以及工作模块13内部的不同信号或工作模块13输出的不同信号的编号，并将这些编号与工作模块13的各接口的对应关系保存在所述FPGAl中，当所述逻辑分析模块12接收到采集指令时，按照所述对应关系确定所要采集的工作模块13及接口，再根据触发条件和存储深度来采集相应的信号，并将所采集的信号存储在所述存储模块14中，当采集完成后，将所存储的信号输至所述接口模块11。所述接口模块11与外部设备2、所述逻辑分析模块12连接，用于对所述逻辑分析模块12与外部设备2之间传输数据进行协议封装/解析处理；其中，所述数据包括所述外部设备2输至所述接口模块11的采集指令、及所述逻辑分析模块12输至所述接口模块11的信号。其中，所述外部设备2用于向所述FPGAl发送采集指令，以及将所述FPGAl输出的信号转换成波形予以显示，其包括但不限于计算机设备、单片机、嵌入式设备等。所述协议可以是RS232协议、USB协议、或者并口 /串口转换协议等。例如，所述接口模块11与所述外部设备2通过RS232接口予以连接，则所述接口模块11在接收到所述外部设备2的采集指令后，按照RS232协议，将所述采集指令进行解析，并将解析后的所述采集指令输至所述逻辑分析模块12。又如，所述接口模块11与所述外部设备2通过USB接口相连，与所述逻辑分析模块12通过8255接口相连，则所述接口模块11在接收到所述逻辑分析模块12的信号后，按照8255接口协议，将所述信号进行解析，并按照RS232协议将所述信号重新封装后输至所述外部设备2。所述外部设备2在接收到所述信号后对所述信号进行数模转换以生成相应的波形，并将所述波形予以显示，以供技术人员调试所述FPGA1。
作为一种优选方案，所述逻辑分析模块12还用于基于所接收的控制指令来控制相应工作模块13中的时序；其中，所述控制指令由所述外部设备2发出，并经所述接口模块11进行解析后提供给所述逻辑分析模块12。具体地，技术人员通过观察外部设备2所显示的波形，确认某个工作模块13出现时序错误，则通过所述外部设备2向所述逻辑分析模块12输出修正该工作模块13的时序的控制指令，所述控制指令通过所述接口模块11进行协议解析，再由所述逻辑分析模块12基于该指令来修改该工作模块13的时序的相位/频率等。实施例二如图1所示，本发明还提供一种FPGA的逻辑分析系统，其包括如实施例一中所描述的FPGA1，以及与所述FPGAl连接的外部设备2。其中，所述外部设备2用于向所述FPGAl发送采集指令/控制指令，以及将所述FPGAl输出的信号转换成波形予以显示。具体地，所述逻辑分析系统的工作过程为所述外部设备2按照预设的测试/调试规则将不同的采集指令发送给所述FPGAl的接口模块11，以便所述接口模块11将所述采集指令进行解析并输至所述逻辑分析模块12，由所述逻辑分析模块12按照所述采集指令来采集相应的信号，并将所采集的信号存储在所述存储模块14中，当采集完整后，将所存储的信号通过所述接口模块11输至所述外部设备2;接着，所述外部设备2在接收到所述信号后对所述信号进行数模转换以生成相应的波形，并将所述波形予以显示，以供技术人员调试所述FPGAl ；所述技术人员根据所述外部设备2所显示的波形确定某一工作模块13出现时序错误，通过所述外部设备2向所述逻辑分析模块12输出修正该工作模块13的时序的控制指令，所述控制指令通过所述接口模块11进行协议解析，再由所述逻辑分析模块12基于该指令来修改该工作模块13的时序的相位/频率等。综上所述，本发明的具有嵌入式逻辑分析功能的FPGA及逻辑分析系统，在所述FPGA中内嵌逻辑分析模块，并利用所述接口模块来接收用来指示所述逻辑分析模块的采集FPGA内部信号的采集指令，能够大大简化现有逻辑分析仪的功能，并更加灵活的采集相应的信号，而不受引脚所能输出的信号的限制；同时，将采集到的信号线存放在存储模块中，在采集完毕后再将信号予以输出，采用了异步的方式来处理采集指令的输入和信号的输出，能够有效复用FPGA中的引脚，有效减少FPGA调试阶段的引脚；此外，采集指令中还包括存储深度和触发条件，能够更加灵活的获取不同位数的信号或不同条件下的信号，以满足调试的要求；此外，在采集指令中利用编号来代替工作模块的名称或ID，能够有效减少采集指令的长度，更加便于采集指令的传输；还有，所述逻辑分析模块还能够根据所接收的控制指令来在线调试FPGA中的工作模块，大大提高了 FPGA的调试效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
权利要求
1.一种具有嵌入式逻辑分析功能的FPGA，其中，所述FPGA包括至少一个工作模块，其特征在于，至少包括 内嵌在所述FPGA中的存储模块； 与所述工作模块和存储模块连接的逻辑分析模块，用于基于所接收的采集指令采集相应工作模块输出的信号；并将所述信号存储在所述存储模块中；以及在采集完成后，将所述存储模块中的信号予以输出； 与外部设备、所述逻辑分析模块连接的接口模块，用于对所述逻辑分析模块与外部设备之间传输数据进行协议封装/解析处理；其中，所述数据包括所述外部设备输至所述接口模块的采集指令、及所述逻辑分析模块输至所述接口模块的信号。
2.根据权利要求1所述的具有嵌入式逻辑分析功能的FPGA，其特征在于，所述逻辑分析模块还用于根据所述采集指令中的存储深度采集所述信号。
3.根据权利要求1所述的具有嵌入式逻辑分析功能的FPGA，其特征在于，所述逻辑分析模块还用于基于所接收的采集指令检测相应工作模块所输出的信号，并在所述信号满足所述采集指令中的触发条件时采集所检测信号中的至少一个信号。
4.根据权利要求1、2或3所述的具有嵌入式逻辑分析功能的FPGA，其特征在于，所述逻辑分析模块还用于基于预设的编号与所述工作模块的对应关系、和/或所述编号与所述工作模块的接口的对应关系，检测所接收的采集指令中的编号所对应的工作模块及接口所输出的信号。
5.根据权利要求1所述的具有嵌入式逻辑分析功能的FPGA，其特征在于，所述逻辑分析模块还用于基于所接收的控制指令来控制相应工作模块中的时序；其中，所述控制指令由所述外部设备发出、并经所述接口模块进行解析后提供给所述逻辑分析模块。
6.根据权利要求1所述的具有嵌入式逻辑分析功能的FPGA，其特征在于，所述接口模块利用所述FPGA中的引脚与所述外部设备相连。
7.根据权利要求1所述的具有嵌入式逻辑分析功能的FPGA，其特征在于，所述存储模块包括块随机存储器、分布式存储器中的至少一种。
8.一种FPGA的逻辑分析系统，其特征在于，至少包括 如权利要求1至7中任一所述的FPGA ；以及 与所述FPGA连接的外部设备，用于向所述FPGA发送采集指令，以及将所述FPGA输出的信号转换成波形予以显示。
9.根据权利要求8所述的FPGA的逻辑分析系统，其特征在于，所述外部设备还用于向所述FPGA发送控制指令，以便所述FPGA中的逻辑分析模块基于所述控制指令来控制相应工作模块中的时序。
全文摘要
本发明提供一种具有嵌入式逻辑分析功能的FPGA及逻辑分析系统，其中，所述FPGA包括工作模块、以及内嵌在所述FPGA中的存储模块；与所述工作模块和存储模块连接的逻辑分析模块，用于基于所接收的采集指令采集所述FPGA中相应工作模块输出的信号；并将所述信号存储在所述存储模块中；以及在采集完成后，将所述存储模块中的信号予以输出；与外部设备、所述逻辑分析模块连接的接口模块，用于对所述逻辑分析模块与外部设备之间传输数据进行协议封装/解析处理；其中，所述数据包括所述外部设备输至所述接口模块的采集指令、及所述逻辑分析模块输至所述接口模块的信号。所述系统包括所述FPGA及与所述FPGA连接的外部设备。
文档编号G01R31/3177GK103049361SQ201310011259
公开日2013年4月17日 申请日期2013年1月11日 优先权日2013年1月11日
发明者黄凯, 余年兵 申请人:加弘科技咨询(上海)有限公司