一种雷达系统中的调制脉冲系统的制作方法
【专利摘要】本发明公开了一种雷达系统中的调制脉冲系统，包括信号输入/输出接口，用于完成雷达处理机指令接收以及数据回传；信号转换电路，用于将雷达处理机下发的指令控制电平信号转换成所述脉冲发生模块所需的3.3VTTL电平信号，和将所述脉冲发生模块输出回传的3.3VTTL电平信号转换成雷达处理机能识别的电平信号；脉冲发生模块用于根据雷达处理机下发的指令发出幅度、脉宽和频率可变化的脉冲信号；驱动模块用于将所述脉冲信号进行信号放大后驱动MOSFET模块输出高压、大电流脉冲调制电压。本发明可以根据使用的需要，方便的调整有源相控阵雷达有源发射电路和有源接收电路的调制脉冲通电时间和脉冲重复频率。
【专利说明】一种雷达系统中的调制脉冲系统
【技术领域】
[0001] 本发明涉及有源相控阵雷达【技术领域】，特别涉及一种有源相控阵雷达系统中的调 制脉冲系统。
【背景技术】
[0002] 有源相控阵雷达技术是近年来正在发展的新技术，具有比传统火控雷达更多的优 势。雷达系统的脉冲调制主要应用在有源相控阵雷达的有源发射电路和有源接收电路上， 分别给有源发射电路和有源接收电路提供脉冲调制电压，实际应用中脉冲调制电压的幅 度、脉宽和频率需要根据实际应用进行变化，现有技术中并未给出如何为有源相控阵雷达 中的有源发射电路和有源接收电路提供幅度、脉宽和频率可变化的调制脉冲电压的技术方 案。
【发明内容】
[0003] 本发明的目的在于克服现有技术中所存在的上述不足，提供一种有源相控阵雷 达系统中的调制脉冲系统，其可以提供幅度、脉宽和频率可以变化的大电流调制脉冲电压 给有源相控阵雷达中的有源发射电路和有源接收电路，满足实际应用中不同的脉冲电压需 求。
[0004] 为了实现上述发明目的，本发明采用的技术方案是：一种雷达系统中的调制脉冲 系统，包括： 信号输入/输出接口，用于完成雷达处理机指令接收以及数据回传； 信号转换电路，连接在所述信号输入/输出接口与脉冲发生模块之间，用于将雷达处 理机下发的指令控制电平信号转换成所述脉冲发生模块所需的3. 3V TTL电平信号，和将所 述脉冲发生模块输出回传的3. 3VTTL电平信号转换成雷达处理机能识别的电平信号； 脉冲发生模块，用于根据雷达处理机下发的指令发出幅度、脉宽和频率可变化的脉冲 信号； 驱动模块，用于将所述脉冲信号进行信号放大后驱动M0SFET模块输出高压、大电流脉 冲调制电压。
[0005] 所述脉冲发生模块包括FPGA芯片，该FPGA芯片包括内嵌CPU模块、逻辑控制器 和脉冲信号发生器，该FPGA芯片分别外接并行输出单元、并行输入单元、程序存储器、脉冲 切换开关和脉冲状态开关；所述并行输出单元、并行输入单元分别连接所述信号转换电路； 所述FPGA芯片接收雷达处理机下发的指令控制内部的脉冲信号发生器的频率、占空比从 而发出幅度、脉宽和频率可变化的脉冲信号，同时调用所述程序存储器的数据实现启动、停 止、雷达扫描精度修正功能。
[0006] 所述驱动模块包括电平锁定模块、三态输入缓冲器、逻辑控制器、电平转换电路和 放大电路；所述脉冲状态开关和脉冲切换开关分别连接至三态输入缓冲器的输入端，所述 三态输入缓冲器的输出端和电平锁定模块的输出端分别连接至所述逻辑控制器的输入端， 所述电平锁定模块的输入由外部负压提供，所述逻辑控制器的输出端连接所述电平转换电 路的输入端，所述电平转换电路输出端连接所述放大电路的输入端，所述放大电路的输出 端连接所述MOSFET模块的输入端；其中，所述逻辑控制器将所述三态输入缓冲器输出的信 号转换成两组3. 3V TTL电平的互补脉冲信号，电平转换电路是将逻辑控制器输出的3. 3V TTL电平的互补脉冲信号转换成5V COMS脉冲信号，脉冲信号进入所述电平转换电路调 整脉冲信号幅度，调整幅度之后的脉冲信号经过放大电路后提升驱动能力，直接驱动所述 MOSFET模块输出高压、大电流脉冲调制电压。
[0007] 与现有技术相比，本发明的有益效果：本发明可根据雷达处理机下发的指令发出 幅度、脉宽和频率可变化的脉冲信号，控制程序用户可以根据需求进行调整，这样可便捷的 调整有源相控阵雷达有源发射电路和有源接收电路的调制脉冲通电时间和脉冲重复频率。 本发明可以根据使用的需要，方便的调整有源相控阵雷达有源发射电路和有源接收电路的 调制脉冲通电时间和脉冲重复频率。
[0008]
【专利附图】
【附图说明】： 图1是本发明雷达系统中的调制脉冲系统示意图； 图2是图1中信号输入/输出接口的具体结构图； 图3是图1中信号输入/输出接口、信号转换电路与脉冲发生模块的具体连接框图； 图4是图1中的脉冲发生模块的具体结构图； 图5是图1中驱动模块的具体结构图。
【具体实施方式】
[0009] 下面结合【具体实施方式】对本发明作进一步的详细描述。但不应将此理解为本发明 上述主题的范围仅限于以下的实施例，凡基于本
【发明内容】
所实现的技术均属于本发明的范 围。
[0010] 参看图1，本发明的雷达系统中的调制脉冲系统，包括：信号输入/输出接口 1，用 于完成雷达处理机指令接收以及数据回传。
[0011] 具体的，如图2所示，信号输入/输出接口 1由信号的输入接口 11和信号的输出 接口 12组成，该接口主要完成雷达处理机指令接收以及数据回传。信号输入/信号输出接 口 1的输入端连接雷达用户的处理机，输出端连接信号转换电路2。
[0012] 还包括信号转换电路2,连接在所述信号输入/输出接口 1与脉冲发生模块3之 间，用于将雷达处理机下发的指令控制电平信号转换成所述脉冲发生模块所需的3. 3V TTL 电平信号，和将所述脉冲发生模块输出回传的3. 3VTTL电平信号转换成雷达处理机能识别 的电平信号。
[0013] 具体的，如图3所示，信号转换电路2包括输入信号电平转换器21和输出信号电 平转换器22,该电路有2部分作用，输入信号电平转换器21是将雷达处理机下发的控制电 平信号转换成脉冲发生模块所需的3. 3V TTL电平信号，输出信号电平转换器22是将脉冲 发生模块输出的3. 3V TTL电平信号转换成雷达处理机能识别的电平信号。输入信号电平 转换器21的输入端连接至信号输入接口 11，输出端连接至脉冲发生模块3 ;输出信号电平 转换器22的输入端连接至脉冲发生模块3,输出端连接至信号输出接口 12。
[0014] 该系统还包括脉冲发生模块3,用于根据雷达处理机下发的指令发出幅度、脉宽 和频率可变化的脉冲信号；以及驱动模块4,用于将所述脉冲信号进行信号放大后驱动 MOSFET模块5输出高压、大电流脉冲调制电压。
[0015] 如图4所示，所述脉冲发生模块3包括FPGA芯片31，该FPGA芯片31包括内嵌 (PU模块311、逻辑控制器312和脉冲信号发生器313,该FPGA芯片31分别外接并行输出 单元32、并行输入单元33、程序存储器34、脉冲切换开关35和脉冲状态开关36 ;所述并行 输出单元32、并行输入单元33分别连接所述信号转换电路2 ;所述FPGA芯片31接收雷达 处理机下发的指令控制内部的脉冲信号发生器的频率、占空比从而发出幅度、脉宽和频率 可变化的脉冲信号，同时调用所述程序存储器的数据实现启动、停止、雷达扫描精度修正功 能。具体的，如图4所示，所述脉冲发生模块3由FPGA芯片、并行输出接口 32、并行输入接 口 33、程序存储器34、脉冲切换开关35以及脉冲状态开关36组成。采用xilinx公司FPGA 芯片，其包括内嵌CPU模块311、逻辑控制器312和脉冲信号发生器313, FPGA芯片通过雷 达处理机指令控制脉冲信号发生器313的频率、占空比以及对程序存储器34数据的调用， 实现启动、停止、雷达扫描精度修正等功能。脉冲发生模块3的FPGA芯片分别连接并行输 出单元32、并行输入单元33、程序存储器34、脉冲切换开关35以及脉冲状态开关36。脉冲 切换开关35和脉冲状态开关36连接至驱动模块4。
[0016] 所述驱动模块4包括电平锁定模块41、三态输入缓冲器42、逻辑控制器43、电平转 换电路44和放大电路45 ;所述脉冲状态开关36和脉冲切换开关35分别连接至三态输入 缓冲器42的输入端，所述三态输入缓冲器42的输出端和电平锁定模块41的输出端分别连 接至所述逻辑控制器43的输入端，所述电平锁定模块41的输入由外部负压提供，所述逻辑 控制器43的输出端连接所述电平转换电路44的输入端，所述电平转换电路44输出端连接 所述放大电路45的输入端，所述放大电路45的输出端连接所述MOSFET模块5的输入端； 其中，所述逻辑控制器43将所述三态输入缓冲器输出的信号转换成两组3. 3V TTL电平的 互补脉冲信号，电平转换电路44是将逻辑控制器43输出的3. 3V TTL电平的互补脉冲信号 转换成5V C0MS脉冲信号，脉冲信号进入所述电平转换电路44调整脉冲信号幅度，调整幅 度之后的脉冲信号经过放大电路45后提升驱动能力，直接驱动所述MOSFET模块5输出高 压、大电流脉冲调制电压。
[0017] 具体的，如图5所示，所述驱动模块4由电平锁定模块41、三态输入缓冲器42、逻 辑控制器43、电平转换电路44和放大电路45组成。其中电平锁定模块41是一种逻辑串 联保护模块，在没有负压电源提供时，该模块将锁定输出为低电平。三态输入缓冲器42是 一种逻辑高电平使能的控制器件，它具有输出低电平、高电平以及高阻三种状态；逻辑控制 器43就是将三态输入缓冲器输出的信号转换成两组3. 3V TTL电平的互补脉冲信号，电平 转换电路44是将逻辑控制器输出的3. 3V TTL电平互补信号转换成5V C0MS脉冲信号，放 大电路45是一种提供高速、高压、大电流的放大电路，该电路是为后级MOSFET模块5提供 高速开启和关闭驱动功能。脉冲状态开关36和脉冲切换开关35连接至三态输入缓冲器42 输入，三态输入缓冲器42的输出和电平锁定模块41的输出连接至逻辑控制器43输入，电 平锁定模块41的输入由负压提供，逻辑控制器输出43连接电平转换电路44的输入，电平 转换电路44输出连接放大电路45输入，放大电路45输出连接MOSFET模块5的输入。
[0018] 本发明中脉冲发生模块3的控制输入端通过信号转换电路2与雷达接收处理机相 连接。用户可以通过指令控制调制脉冲的发生、脉冲宽度的变化和脉冲的重复频率。在脉 冲发生模块3内置CPU的程序存储器34中装有预置的以下程序功能：1)驱动模块4的使 能控制，可通过使能控制信号使驱动模块关闭工作或者唤醒工作。2)产生ΙΚΗζ?1MHz重 复频率，占空比可调的脉冲信号，可根据用户发送的指令，输出相应的脉冲信号。
[0019] 本发明用FPGA (可编程逻辑器件)芯片内嵌的CPU组成脉冲发生器，以数字指令控 制脉冲发生器，控制程序都用Verilog HDL语言编写，用户可以根据需求进行调整，便捷的 调整有源相控阵雷达有源发射电路和有源接收电路的调制脉冲通电时间和脉冲重复频率。 驱动模块采用电平锁定模块41、三态输入缓冲器42和逻辑控制器43电路，方便锁定输入的 脉冲信号，同过电平转换电路（44)调整脉冲信号幅度，调整幅度之后的脉冲信号经过放大 电路45放大后，提升驱动能力，提1?驱动MOSFET t旲块5开关时间。
[0020] 本发明系统工作时，脉冲发生模块3在默认状态输出为低电平，此时驱动模块4输 入使能信号为低电平，驱动模块4处于关闭状态，当接收到用户指令后，驱动模块4)输入使 能信号接收到高电平，驱动模块4处于待机工作状态，此时可根据雷达处理机输出的指令 要求输出相应的脉冲调制电压，输出的调制电压具有良好的波形和稳定性。
[0021] 本发明可根据雷达处理机下发的指令发出幅度、脉宽和频率可变化的脉冲信号， 控制程序用户可以根据需求进行调整，这样可便捷的调整有源相控阵雷达有源发射电路和 有源接收电路的调制脉冲通电时间和脉冲重复频率。本发明可以根据使用的需要，方便的 调整有源相控阵雷达有源发射电路和有源接收电路的调制脉冲通电时间和脉冲重复频率。
[0022] 上面结合附图对本发明的【具体实施方式】进行了详细说明，但本发明并不限制于上 述实施方式，在不脱离本申请的权利要求的精神和范围情况下，本领域的技术人员可以作 出各种修改或改型。
【权利要求】
1. 一种雷达系统中的调制脉冲系统，其特征在于，包括： 信号输入/输出接口（1)，用于完成雷达处理机指令接收以及数据回传； 信号转换电路（2)，连接在所述信号输入/输出接口（1)与脉冲发生模块（3)之间，用 于将雷达处理机下发的指令控制电平信号转换成所述脉冲发生模块（3)所需的3. 3V TTL 电平信号，和将所述脉冲发生模块（3)输出回传的3. 3V TTL电平信号转换成雷达处理机能 识别的电平号； 脉冲发生模块（3)，用于根据雷达处理机下发的指令发出幅度、脉宽和频率可变化的脉 冲信号； 驱动模块（4)，用于将所述脉冲信号进行信号放大后驱动MOSFET模块（5)输出高压、大 电流脉冲调制电压。
2. 根据权利要求1所述的雷达系统中的调制脉冲系统，其特征在于，所述脉冲发生 模块⑶包括FPGA芯片（31)，该FPGA芯片（31)包括内嵌CPU模块（311)、逻辑控制器 (312)和脉冲信号发生器（313)，该FPGA芯片（31)分别外接并行输出单元（32)、并行输入 单元（33)、程序存储器（34)、脉冲切换开关（35)和脉冲状态开关（36);所述并行输出单元 (32)、并行输入单元（33)分别连接所述信号转换电路（2);所述FPGA芯片（31)接收雷达 处理机下发的指令控制内部的脉冲信号发生器的频率、占空比从而发出幅度、脉宽和频率 可变化的脉冲信号，同时调用所述程序存储器的数据实现启动、停止、雷达扫描精度修正功 能。
3. 根据权利要求2所述的雷达系统中的调制脉冲系统，其特征在于，所述驱动模块（4) 包括电平锁定模块（41)、三态输入缓冲器（42)、逻辑控制器（43)、电平转换电路（44)和放 大电路（45);所述脉冲状态开关（36)和脉冲切换开关（35)分别连接至三态输入缓冲器 (42)的输入端，所述三态输入缓冲器（42)的输出端和电平锁定模块（41)的输出端分别 连接至所述逻辑控制器（43)的输入端，所述电平锁定模块（41)的输入由外部负压提供， 所述逻辑控制器（43)的输出端连接所述电平转换电路（44)的输入端，所述电平转换电 路（44)输出端连接所述放大电路（45)的输入端，所述放大电路（45)的输出端连接所述 MOSFET模块（5)的输入端；其中，所述逻辑控制器（43)将所述三态输入缓冲器输出的信号 转换成两组3. 3V TTL电平的互补脉冲信号，电平转换电路（44)是将逻辑控制器（43)输出 的3. 3V TTL电平的互补脉冲信号转换成5V C0MS脉冲信号，脉冲信号进入所述电平转换电 路（44)调整脉冲信号幅度，调整幅度之后的脉冲信号经过放大电路（45)后提升驱动能力， 直接驱动所述MOSFET模块（5)输出高压、大电流脉冲调制电压。
【文档编号】G01S7/28GK104101866SQ201410380041
【公开日】2014年10月15日 申请日期:2014年8月4日 优先权日:2014年8月4日
【发明者】管玉静, 崔玉波, 汪建岗, 李 灿 申请人:成都雷电微力科技有限公司