一种基于FPGA的多功能数字频率测量装置的制作方法

本实用新型涉及仪器技术领域，具体涉及一种基于FPGA的多功能数字频率测量装置。

背景技术：

测量频率的方法有很多，按照其工作原理分为无源测量法、比较法、示波器法和计数法等。计数法在实质上属于比较法，其中最常用的方法是电子计数器法。电子计数器是一种最常见、最基本的数字化测量仪器。

数字计数式频率计能直接计数单位时间内被测信号的脉冲数，然后以数字形式显示频率值。这种方法测量精确度高、快速，适合不同频率、不同精确度测频的需要。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。

由于数字电路的飞速发展和集成电路的普及，计数器的应用十分广泛。

当今国内外厂家生产的数字频率测量装置在功能和性能方面都比较优良，而且还在不断发展中，但其结构比较复杂，价位也比较高，所以在测量精准度要求比较低的测量场合，使用这些数字频率计就不够经济合算。

技术实现要素：

针对现有技术的不足，本实用新型提供一种基于FPGA的多功能数字频率测量装置，该装置利用电子计数器测量频率具有精度高，显示醒目直观，测量迅速，以及便于实现测量过程自动化，原理及结构也比较简单，使用方便，低成本，低功耗，具有一定的实用价值。

实现本实用新型目的的技术方案是：

一种基于FPGA的多功能数字频率测量装置，包括输入信号放大部分、波形整形部分、多路选择开关部分、信号处理部分和控制与显示部分；

多路选择开关部分与输入信号放大部分和波形整形部分相连接，还与信号处理部分相连接，信号处理部分又与控制与显示部分相连接；

输入信号放大部分、包括第一1Hz～10MHz信号输入放大电路、第二1Hz～10MHz信号输入放大电路和10MHz～100MHz信号输入放大电路；

第一1Hz～10MHz信号输入放大电路通过波形整形部分的第一1Hz～30KHz整形电路、第一30KHz～10MHz整形电路与多路选择开关部分相连接；

第二1Hz～10MHz信号输入放大电路通过波形整形部分的第二1Hz～30KHz整形电路、第二30KHz～10MHz整形电路与多路选择开关部分相连接；

10MHz～100MHz信号输入放大电路与多路选择开关部分相连接；

输入信号放大部分实现了1Hz～100MHz的信号放大。

波形整形部分、包括第一1Hz～30KHz整形电路、第一30KHz～10MHz整形电路、第二1Hz～30KHz整形电路和第二30KHz～10MHz整形电路；对1Hz～10MHz放大信号的波形进行整形；

多路选择开关部分、包括第一开关、第二开关、第三开关、第四开关、第五开关，第一开关打开，其余开关断开，表示选择了经第一1Hz～30KHz整形电路整形的方波与信号处理部分相连；第二开关打开，其余开关断开，表示选择了经第一30KHz～10MHz整形电路整形的方波与信号处理部分相连；第三开关打开，其余开关断开，表示选择了经10MHz～100MHz信号输入放大电路的正弦波与信号处理部分相连；第四开关打开，其余开关断开，表示选择了经第二1Hz～30KHz整形电路整形的方波与信号处理部分相连；第五开关打开，其余开关断开，表示选择了经10MHz～100MHz信号输入放大电路的信号与信号处理部分相连，多路选择开关部分实现了不同测量功能的选择；

信号处理部分、包括freq模块、phase模块、calculator模块、ip_clk模块、display_ctrl模块和lcd1602模块；

该信号处理部分与控制与显示部分相连，实现了信号处理和显示控制功能；

控制与显示部分、包括第一自锁按钮开关电路、第一自锁按钮开关电路，1602液晶显示电路，与信号处理部分相连，实现了不同功能的显示切换。

有益效果：

本实用新型提供了一种基于FPGA的多功能数字频率测量装置，该装置采用的FPGA具有单片机无法比拟的优势，运行速度快，时钟频率高，其内部集成锁相环，可以把外部时钟倍频，现有芯片最高工作频率可达300MHz，可实现上百兆频率信号的采样，放大电路部分使用分立元件搭建，设计灵活，频率特性较集成电路好，显示部分使用1602液晶，具有良好的人机交互界面。

附图说明

图1是系统框图

图2是FPGA内部结构图 。

具体实施方式

下面结合附图和实施例对本实用新型做进一步的阐述，但不是对本实用新型的限定。

实施例

一种基于FPGA的多功能数字频率测量装置，包括输入信号放大部分1、波形整形部分2、多路选择开关部分3、信号处理部分4和控制与显示部分26；

多路选择开关部分3与输入信号放大部分1和波形整形部分2相连接，还与信号处理部分4相连接，信号处理部分4又与控制与显示部分5相连接；

输入信号放大部分1包括第一1Hz～10MHz信号输入放大电路5、第二1Hz～10MHz信号输入放大电路6和10MHz～100MHz信号输入放大电路7；

第一1Hz～10MHz信号输入放大电路5通过波形整形部分2的第一1Hz～30KHz整形电路8，与多路选择开关部分3的第一开关12相连接，第一30KHz～10MHz整形电路9与多路选择开关部分3的第二开关13相连接；

第二1Hz～10MHz信号输入放大电路6通过波形整形部分2的第二1Hz～30KHz整形电路11，与多路选择开关部分3的第三开关14相连接，第二30KHz～10MHz整形电路11与多路选择开关部分3的第四开关15相连接；

10MHz～100MHz信号输入放大电路7与多路选择开关部分2的第五开关16相连接；

输入信号放大部分实现了1Hz～100MHz的信号放大；

波形整形部分2、包括第一1Hz～30KHz整形电路8、第一30KHz～10MHz整形电路9、第二1Hz～30KHz整形电路10和第二30KHz～10MHz整形电路11；对1Hz～10MHz放大信号的波形进行整形；

多路选择开关部分3、包括第一开关12、第二开关13、第三开关14、第四开关15、第五开关16，第一开关12打开，其余开关断开，表示选择了经第一1Hz～30KHz整形电路8整形的方波与信号处理部分4相连；第二开关13打开，其余开关断开，表示选择了经第一30KHz～10MHz整形电路9整形的方波与信号处理部分4相连；第三开关14打开，其余开关断开，表示选择了经10MHz～100MHz信号输入放大电路10的正弦波与信号处理部分4相连；第四开关15打开，其余开关断开，表示选择了经第二1Hz～30KHz整形电路11整形的方波与信号处理部分4相连；第五开关16打开，其余开关断开，表示选择了经10MHz～100MHz信号输入放大电路7的信号与信号处理部分4相连，多路选择开关部分实现了不同测量功能的选择；

信号处理部分4、包括freq模块17、phase模块18、calculator模块19、ip_clk模块20、display_ctrl模块21和lcd1602模块22；

该信号处理部分4与控制与显示部分26相连，实现了信号处理和显示控制功能；

控制与显示部分26、包括第一自锁按钮开关电路23、第一自锁按钮开关电路24，1602液晶显示电路25，与信号处理部分4相连，实现了不同功能的显示切换。

基于FPGA的多功能数字频率测量装置功能如下：

(1) 频率和周期测量功能

a．被测信号为正弦波，频率范围为1Hz～10MHz；

b．被测信号有效值电压范围为50mV～1V；

c．测量相对误差的绝对值不大于10-4。

(2) 时间间隔测量功能

a．被测信号为方波，频率范围为100Hz～1MHz；

b．被测信号峰峰值电压范围为50mV～1V；

c．被测时间间隔的范围为0.1μs～100ms；

d．测量相对误差的绝对值不大于10-2。

(3) 脉冲信号占空比的测量功能：

a．被测信号为矩形波，频率范围为1Hz～5MHz；

b．被测信号峰峰值电压范围为50mV～1V；

c．被测脉冲信号占空比的范围为10%～90%；

d．显示的分辨率为0.1%，测量相对误差的绝对值不大于10-2。

(4)测量数据刷新时间不大于2s，测量结果稳定，并能自动显示单位。

图1是基于FPGA的多功能数字频率测量装置系统框图。主要由两路1Hz～10MHz信号输入放大电路、10MHz～100MHz信号输入放大电路、两路1Hz～30KHz整形电路、两路30KHz～10MHz整形电路、多路选择开关电路、FPGA信号处理主控单元、1602液晶电路及自锁按钮开关电路。由于输入信号频率范围很大，且信号频率100Hz～1MHz的时间间隔测量需要两路信号与FPGA信号处理主控单元相连，所以输入信号放大电路分为三路，两路为1Hz～10MHz信号输入放大电路，一路为10MHz～100MHz信号输入放大电路。FPGA信号处理主控单元分别与多路选择开关电路、自锁按钮开关电路和1602液晶电路相连。用户可以通过自锁按钮开关和多路选择开关对多功能频率测量装置的测量功能进行切换。信号频率范围在10MHz～100MHz的放大无需整形，经过10MHz～100MHz信号输入放大电路，再通过多路选择开关电路与FPGA信号处理主控单元相连；1Hz～30KHz整形电路和30KHz～10MHz整形电路分别对信号频率范围在1Hz～30KHz和30KHz～10MHz的波形整形成方波后通过多路选择开关电路输入FPGA信号处理主控单元中，信号频率1Hz～10MHz放大电路与此两个整形电路相连，其输出作为两个整形电路的输入。信号放大电路分别对信号频率1Hz～10MHz和10MHz～100MHz进行放大，实现了频率1Hz～100MHz的信号处理。

图2是本实用新型FPGA内部结构图，其由freq模块、phase模块、calculator模块、ip_clk模块、display_ctrl模块和lcd1602模块组成，外部50M时钟通过ip_clk模块实现了200M的倍频，足以对0Hz～100MHz信号进行采样处理。calculator模块调用FPGA的浮点计算IP核，以实现高精度计算。freq模块使用了等精度测频法，与calculator模块组合实现了频率和周期测量的功能，同时具有时间间隔测量的功能。phase模块和freq模块与calculator模块组合实现了占空比测量的处理。display_ctrl模块模块与lcd_1602模块实现了测量数据的显示功能。图2的左边端口为输入端，右边端口为输出端，输出端口与1602液晶电路相连。TCLK_1和TCLK_2为信号输入端，通过多路选择开关选择不同信号的输入。当测量频率和周期、占空比时，信号输入TCLK_1端口；当测量时间间隔时，两个路信号同时输入TCLK_1和TCLK_2端口。SPUL和phase为两个自锁按钮开关的信号输入端，当SPUL按下，phase不按下，选择的是测量频率和周期功能；当SPUL不按下，phase也不按下，选择的是测量时间间隔的功能；当SPUL不按下，phase也按下，选择的是测量占空比的功能。