一种低功率损耗的扫频阻抗测试系统的制作方法

文档序号:12455236阅读:181来源:国知局

本发明属于电力测试技术领域,涉及一种低功率损耗的扫频阻抗测试系统。



背景技术:

扫频阻抗法是一种新型的变压器绕组变形检测方法,它结合了频率响应法和短路阻抗法的优点,不仅能有效监测出变压器绕组变形,降低误检率,有效保证电网的运行,而且自身具有更高的信噪比,更好的重复性和再现性。

扫频阻抗测试系统中有两个采样电阻,其中在电压输入端的采样电阻还起到对高频折反射波引入大地,避免扫频阻抗测试系统功率放大器受高频折反射信号的作用而损坏。其次,在扫频阻抗测试方法中,通过提高系统的输出电压来提高系统的信噪比,从而使得测量系统具有较好的稳定性和可重复性。但是,提高系统的输出电压的一个缺点是电压输入端的采样电阻功耗变大,使得变压器绕组获得的功率下降,而且采样电阻发热严重,可能会对仪器产生不良后果。因而,采取一定的措施降低电压输入端的采样电阻功耗具有重要的意义。

对于普通配置的计算机而言,通过LabView控制扫频阻抗测试系统进行一次完整的信号采集需要大约一分钟的时间,输出电压的幅值稳定为30V,其频率范围为10Hz-1MHz。在不同频率点,采样的周期数是相同的。因而随着输出电压频率的提高,在该频率点下采样的速率会变快。另一方面,由于频率较低,低频段电压的波长较长,电压波的折反射对于仪器并没有显著的影响;而高频段的电压波折反射对仪器有一定的损坏。



技术实现要素:

本发明的目的在于克服上述现有技术的缺点,提供了一种低功率损耗的扫频阻抗测试系统,该测试系统中采样电阻的损耗较低,并且在高频段能够对待测试仪器进行保护。

为达到上述目的,本发明所述的低功率损耗的扫频阻抗测试系统包括待测仪器、变压器、第一采样电阻、第二采样电阻及电容,其中,待测仪器的输出端经变压器的初级线圈与待测仪器的输入端相连接,待测仪器的输出端依次经电容及第一采样电阻接地,待测仪器的输入端经第二采样电阻接地,变压器的次级线圈的两端相连接。

电容的电容值为47pF。

电容的耐压值为100V。

在测试过程中,第一采样电阻的功耗P2为:

本发明具有以下有益效果:

本发明所述的低功率损耗的扫频阻抗测试系统在测试过程中,由于待测仪器的输出端依次经电容及第一采样电阻接地,从而在低频测试时,通过电容切断待测仪器与第一采样电阻的联系,使第一采样电阻与电容组成的串联电路不消耗功率,第一采样电阻不发热,从而降低采样电阻的功率损耗,同时在高频段测试时,有害的折反射波被电容与第一采样电阻连接而成的串联电路引入大地,从而消除有害折反射波对待测仪器的影响,进而在高频段测试时有效的保护待测仪器。

附图说明

图1为本发明的电路原理图。

1为待测仪器、2为变压器。

具体实施方式

下面结合附图对本发明做进一步详细描述:

参考图1,本发明所述的低功率损耗的扫频阻抗测试系统包括待测仪器1、变压器2、第一采样电阻R1、第二采样电阻R2及电容C,其中,待测仪器1的输出端经变压器2的初级线圈与待测仪器1的输入端相连接,待测仪器1的输出端依次经电容C及第一采样电阻R1接地,待测仪器1的输入端经第二采样电阻R2接地,变压器2的次级线圈的两端相连接。

电容C的电容值为47pF;电容C的耐压值为100V,在测试过程中,第一采样电阻R1的功耗P2为:

电容C的选取依据:1)电容C具有低阻高通的特点,在频率较低时,由于电容C和第一采样电阻R1串联,不会有电流流入该支路,因而第一采样电阻R1不消耗功率;在频率较高时,折反射波通过电容C与第一采样电阻R1的串联支路将该电压波引入大地,避免其对待测仪器1的损坏;2)根据文献,变压器2绕组的纵向电容C取值范围为几至几百pF,故取数量级相同的电容值;3)由于电容值越大,则其容抗值越小,则电流越大,在电压入口处的第一采样电阻R1上损耗的功率就越大,因而电容C的电容值要尽量取低;4)最坏的情况为幅值为30V的两电压叠加,故其耐压值要取一定的裕度。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1