用于电路板测试的开关电路及其测试方法与流程

文档序号:12785076阅读:485来源:国知局

本发明涉及测试领域,尤其涉及一种用于电路板测试的开关电路。



背景技术:

电路板制成后均需要进行测试,以确保各方面的性能都正常。ICT(In Circuit Tester)测试则是其中一种较为普遍的测试方式,现有用于测试的电路中多采用普通开关,反应速度慢,寿命短,不能满足反复测试的需求。



技术实现要素:

本发明即是克服现有技术不足,提供一种低成本且稳定可靠的测试用开关电路。

具体来说,一种用于电路板测试的开关电路,其包括接收测试指令的IO(输入、输出)控制卡、接收IO控制卡指令的系统板及与系统板电性连接的CMOS(互补金属氧化物半导体)开关,所述系统板向CMOS开关提供测量信号,以对待测电路板进行测量,系统板向IO控制卡反馈测试结果,所述CMOS开关通过继电器与待测电路板电性连接,继电器控制CMOS开关与待测电路板的电性连接的连通与断开。

进一步的,在未进行测试时,所述待测电路板接地,在进行测试时,所述待测电路板连接CMOS开关。

进一步的,所述CMOS开关设有若干信号点接口,所述CMOS开关通过信号点接口与继电器电性连接。

进一步的,所述各信号点接口能够同时工作。

进一步的,所述信号点接口适配于交流信号源及直流信号源。

本发明还提供一种用于电路板测试的测试方法,其包括:IO控制卡接收上位机指令并向系统板发送测试指令,系统板接收所述测试指令并向CMOS开关提供测量信号,测量信号通过CMOS开关传送至待测电路板进行测量,测量完成后系统板将测试结果反馈IO控制卡,IO控制卡向上位机发送测试结果并通过上位机显示,其中CMOS开关通过继电器与待测电路板连接,在未进行测试时,所述继电器控制待测电路板接地,在进行测试时,所述继电器控制待测电路板连接CMOS开关。

本发明所述的用于电路板测试的开关电路,通过继电器连接CMOS开关与待测电路板,在未测量时对测电路板接地进行放电,释放大电荷的功率信号,以避免测量时大电荷功率信号烧坏CMOS开关,有利于延长CMOS开关的寿命,降低成本的同时也提高了开关电路的稳定性与可靠性。

附图说明

图1为本发明用于电路板测试的开关电路的框架图。

具体实施方式

以下结合附图,对本发明所述的用于电路板测试的开关电路进行非限制性地说明,目的是为了公众更好地理解所述的技术内容。

如图1所示,本发明所述的用于电路板测试的开关电路可用于工业测试,如ICT(In Circuit Tester)测试,可作为电路板量测系统与电路板连接的传输界面。所述用于电路板测试的开关电路包括接收上位机7测试指令的IO控制卡1、接收IO控制卡1指令的系统板2及与系统板电性连接的CMOS开关3,所述系统板2向CMOS开关3提供测量信号,以对待测电路板6进行测量,测试完成后系统板2向IO控制卡1反馈测试结果,IO控制卡1向上位机7发送测试结果并通过上位机显示。

所述CMOS开关3通过继电器5与待测电路板6电性连接,继电器5控制CMOS开关3与待测电路板6的电性连接的连通与断开。具体来说,在未进行测试时,所述继电器5控制待测电路板6接地,在进行测试时,所述继电器5控制待测电路板6连接CMOS开关3。如此,待测电路板6在测试前就可释放大电荷功率信号,避免测试时大电荷功率信号烧坏CMOS开关3。

所述CMOS开关3设有若干信号点接口4(图1仅示意其中一个),所述CMOS开关3通过信号点接口4与继电器5电性连接。所述各信号点接口4能够同时工作,各信号点接口能够搭配使用,可检测两端电子元件、三端电子元件或四端电子元件,可用于测试电阻值、电容值、电压值、电感量、二极管、三极管、稳压管、场效应管、光耦、继电器、开路、短路等。

所述信号点接口适配于交流信号源及直流信号源,有效扩大了其测试的范围。

当然,继电器5也可组成隔离电路配合其它功能测试使用,当需要输入大功率信号到待测电路板6时,继电器5可一直处于常开状态,此时CMOS开关3的输入端与待测电路板断开连接,即可实现不同测试项目之间的切换,又可防止CMOS开关损坏。

本发明还提供一种用于电路板测试的测试方法,其包括:IO控制卡接收上位机指令并向IO控制卡发送测试指令,系统板接收所述测试指令并向CMOS开关提供测量信号,测量信号通过CMOS开关传送至待测电路板进行测量,测量完成后系统板将测试结果反馈IO控制卡,IO控制卡向上位机发送测试结果并通过上位机显示,其中CMOS开关通过继电器与待测电路板连接,在未进行测试时,所述继电器控制待测电路板接地,在进行测试时,所述继电器控制待测电路板连接CMOS开关。

本发明所述的用于电路板测试的开关电路,通过继电器连接CMOS开关与待测电路板,在未测量时对待测电路板接地进行放电,释放大电荷的功率信号,以避免测量时大电荷功率信号烧坏CMOS开关,有利于延长CMOS开关的寿命,也提高了开关电路的稳定性与可靠性。另外,还有利于减少CMOS开关的数量,缩小PCB尺寸,降低成本。

应该理解的是,上述内容不是对所述技术方案的限制,事实上,凡以相同或近似原理对所述技术方案进行的改进,包括各部分的形状、尺寸、所用材质的改进,以及相似功能元件的替换,都在本发明要求保护的技术方案之内。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1