具有悬浮膜并在锚边缘具有圆角的电容式压力传感器和其他器件的制作方法

本公开涉及一种具有悬浮膜并在锚边缘具有圆角的电容式压力传感器和其他器件。

背景技术：

压力传感器，例如微机电系统(mems)传感器，具有许多应用。这些传感器能够用于例如汽车、消费、工业、医疗和其他应用。例如，在mems传感器中，压力能够通过由外部压力引起的膜的挠曲来测量。然而，大的挠曲或温差能够在传感器中引起显著的非线性，这可能在各种应用中带来挑战。膜和压力传感器的准确且可重复的制造工艺能够在温度和压力的一定范围内实现更准确的压力读数。

一些电容式压力传感器包括钨膜。然而，已知钨膜具有高拉伸应力，这可能导致裂纹和膜破裂。因此，能够减少应力并帮助避免对膜的损坏的改进的技术和结构是需要的。

技术实现要素：

本公开描述了能够减少应力并帮助避免对电容式压力传感器或其它器件的悬浮膜的损坏的技术和结构。

例如，一方面，本公开描述了一种半导体器件，其包括：第一电极；空腔，其位于第一电极之上；以及第二电极，其包括位于空腔之上的悬浮膜。第二电极还包括横向围绕空腔的导电锚槽。锚槽包括内锚槽和外锚槽，其中，外锚槽具有圆角。

另一方面，本公开描述了一种半导体器件，其包括集成电路和电容式压力传感器，该电容式压力传感器位于集成电路之上并且与集成电路电连接。电容式压力传感器包括：第一电极；空腔，其位于第一电极之上；以及第二电极，其包括位于空腔之上的悬浮膜。第二电极还包括横向包围空腔的导电锚槽。锚槽包括内锚槽和外锚槽，其中，外锚槽具有圆角。

一些实施方式包括以下特征中的一个或更多个。例如，在某些情况下，外锚槽的圆角具有至少40pm的半径。在一些实施方式中，圆角可以具有更小的半径。在某些情况下，内锚槽也具有圆角；然而，外锚槽的圆角的半径能够是内锚槽的圆角的半径的至少两倍。在一些实施方式中，导电锚槽还包括设置在内锚槽与外锚槽之间的一个或更多个中间锚槽。一个或更多个中间锚槽也能够具有圆角。氧化物支撑层能够将导电锚槽的相邻的槽彼此分开。在某些情况下，膜具有矩形形状。在其他情况下，膜和锚槽中的每个具有非矩形形状。

一些实施方式包括以下优点中的一个或更多个。例如，此处描述的器件，包括外锚槽的圆角，能够减轻在形成膜支撑的一部分的沟槽的拐角处的底层蚀刻停止层的微裂纹的形成，从而避免了可靠性问题并降低了膜破裂的风险。

此处描述的结构能够特别有利于钨膜，在该钨膜中应该避免局部应力集中。否则，这种应力可以导致锚分层、锚蚀刻不足、和/或膜破裂。

其他方面、特征和优点将从以下详细描述、附图和权利要求中显而易见。

附图说明

图1示出了半导体器件的悬浮膜的实施例的剖视图。

图1a示出了具有圆角的外锚槽的示例的俯视图。

图2示出了在沉积牺牲层之后的半导体器件的实施例的剖视图。

图3a-3i示出了在后续处理步骤中图2的半导体器件的一部分。

图4a-4c示出了具有非矩形形状的膜和锚槽的示例。

具体实施方式

如图1所示，半导体器件100包括形成在集成电路106之上的电容式压力传感器108。电容式压力传感器108包括在空腔112之上的悬浮拉伸膜102。传感器108还能够包括底部电极104，该底部电极在一些实施方式中形成在cmos读出电路的最终钝化层的顶部。电容式压力传感器108的电极和悬浮膜能够电连接到集成电路106。底部电极104可以分段并且可以包括多个环形环。

两个或更多个横向围绕空腔112的锚槽114填充有第一导电材料，并通过氧化物支撑层(例如，氧化硅)126彼此分开。填充锚槽114的第一导电材料能够包括例如物理气相沉积(pvd)的ti/tin衬里和化学气相沉积(cvd)的钨(w)。空腔112侧壁至少部分地由内锚槽114a的导电材料形成。悬浮膜102能够由第二电导电材料(例如，钨(w))组成并延伸到外锚槽114b之外。因此，第一导电材料114用作用于悬浮膜102的支撑锚。第一导电材料114和膜102形成悬置在底部电极104之上的顶部电极的一部分。空腔112将膜102和底部电极104彼此分开。隔离沟槽130能够将底部电极与用于顶部电极的连接件120分开。

尽管能够将各种材料用于膜102，但是将钨(w)用作膜能够是有利的。例如，cvd的w容易在标准cmos制造设施中用于通孔填充应用，w与硅的cte失配率低，这能够帮助降低传感器的温度灵敏度，w具有高拉伸应力，这能够帮助在密封沉积过程中避免膜的屈曲，w在加工过程中(即，膜释放)不被蒸汽hf腐蚀，w是一种在高温下不会出现应力变化的耐火材料。后一种特征能够随着时间的推移帮助提供稳定的膜顺应性和传感器性能。

在一些实施方式中，膜102具有矩形(例如，正方形)形状。这种特征对于一些实施方式能够是重要的，因为具有矩形膜的传感器能够使用物理挠曲模型更精确地建模，同时还比圆形器件更有效地利用面积。准确地对器件建模的能力能够有利于校准，校准通常依赖于对膜的挠曲行为的准确描述。然而，对于矩形膜，膜的周围的应力可能不是恒定的。例如，对于方形膜，最大的横向应力通常出现在边缘长度的一半的边缘处。因此，这对减少由高拉伸钨膜102引起的局部应力累积能够是有利的。

为了帮助减小应力，能够具有通常是矩形的整体形状的外锚槽114b在其外边缘具有圆角132，例如如图1a所示。然而，内锚槽114a的拐角134不需要是圆形的，因为在那些位置的局部拉伸应力相对较低。相反，形成内锚槽114a的拐角134的边缘能够仅略微呈圆形或可以相对笔直以形成接近90°的角度。在内锚槽与外锚槽之间的前述差异的一个原因是，最内侧的锚槽114a决定膜102的挠曲行为，而外锚槽114b主要影响应力。外锚槽114b的圆角132能够帮助减小应力。

一些实施方式包括单个外锚槽114b和单个内锚槽114a，在所述两个锚槽之间具有氧化物支撑层126。然而，在某些情况下，在最内侧的锚槽与最外侧的锚槽114a、114b之间增加一个或更多个中间锚槽114c、114d能够是有益的。例如，附加的锚槽能够有利于帮助避免在随后的化学机械抛光(cmp)步骤期间的凹陷，并且如果锚114中的一个或更多个部分蚀刻不足，则帮助避免器件的严重故障。当有两个以上的锚槽114时，所有外锚槽(即，最外侧的锚槽114a和中间锚槽114c、114d)的拐角优选是圆形的。如上所述，锚槽通过氧化物层126彼此分开。

本申请的发明人已经确定，外锚槽的拐角倒圆能够对最大拐角应力产生有益的影响。例如，仿真表明，对于一些实施方式，当拐角的半径从大约5pm至25pm减少时，应力相对快速地下降。因此，在某些情况下，外锚槽的拐角是圆形的并且具有至少5pm、至少10pm、至少15pm、至少20pm或至少25pm的半径。此外，在某些情况下，如果外锚槽的拐角的半径至少为40μm，则应力能够减少2倍以上。因此，在一些实施方式中，为外锚槽提供具有40pm或更大的半径的圆角是有利的。

尽管通常最内侧的锚槽114a不需要具有圆角，但是在某些情况下也可以具有轻微的圆角。然而，即使在这种情况下，外锚槽的圆角的半径至少是最内侧的锚槽的圆角的半径的两倍也能够是有利的。例如，如果最内侧的锚槽114a具有半径约为9pm的圆角，则外锚槽(例如，114b)优选地具有半径至少为18pm的圆角。

在一些实施方式中，填充锚槽的第一导电材料为pvd的ti/tin和cvd的w。其他材料能够用于一些实现方式中。在某些情况下，锚槽具有0.5μm-0.8μm的宽度。其他宽度可以适用于一些实施方式。在某些情况下，在相邻的锚槽114之间的距离是4-5μm。太大的距离可能导致在沟槽114之间的氧化物126的凹陷。如果在相邻的锚槽114之间存在4-5μm的距离，则中间锚槽的半径应随着从内侧沟槽移动到最外侧的沟槽而逐渐增加。在某些情况下，为了在锚槽114之间具有或多或少均匀的距离，应有至少四个沟槽114，以实现最外侧的沟槽114b的40μm的拐角倒圆。

如图1进一步所示，所示的半导体器件100包括隔离层110，该隔离层也能够用作蚀刻停止层。在器件制造期间，牺牲氧化物层能够蚀刻为在底部电极104上方产生空腔112。在蚀刻期间，隔离层110覆盖并保护底部电极104。悬浮膜102能够包括蚀刻开口116，通过该蚀刻开口能够蚀刻和去除牺牲层，从而产生空腔112。在去除牺牲层之后，能够提供密封层118，通过密封蚀刻开口116来密封空腔112。在一些实施方式中，使用矩形膜102的另一个优点是，蚀刻释放孔116相对于彼此以及相对于到膜锚114的距离均匀放置。如果矩形膜102和内锚槽114a的拐角是圆形的，则牺牲蚀刻孔116到边缘的距离将发生变化。这种变化可能引起应力的局部变化，进而可能在牺牲氧化物的去除期间引起膜开裂。

图1的半导体器件100还示出了导电连接件120，以将顶部电极或膜102连接到集成电路106或者其他地方。半导体器件100还可以包括铝或其他接触垫以提供与另一个器件的连接。各种通孔可以从接触垫向下延伸到底部电极，也可以从底部电极向下延伸到cmos顶部金属层。

对于电容式读出，在asic管芯与mems管芯之间的接合线通常是不期望的，因为它们会产生噪声。使用钨膜技术允许在cmos读出电路的钝化层顶部制造压力敏感膜。因此，本技术提供了单片集成，其中具有读出电路的压力传感器集成在单个的管芯内。此外，膜制造方法能够以相对较低的成本实现，因为仅需要几个(例如，4-5个)额外的掩模步骤来在cmos读出电路顶部上构造电容式压力传感器。因此，产生的技术不仅能够减少器件的占地面积从而降低制造成本，而且还由于传感器在芯片上的集成以及避免了外部线接合而能够改善噪声性能。

图2和3a-3i示出了在图1的半导体器件100的制造中的各个阶段。尽管用特定部件和功能以及特定制造步骤来示出和描述图2和3a-3i的半导体器件200和300，但是其他实施方式可以包括更少或更多的部件或步骤以实现更多或更少的功能。

如图2所示，半导体器件200示出了底部电极204和已经在集成电路206上方形成的隔离层/蚀刻停止210。另外，牺牲层222在底部电极204上方形成。所示的半导体器件100还包含通过边界槽224从牺牲层222分离的附加的氧化物226。所示实施方式在牺牲层222的每侧包括三个边界槽224。在一些实施方式中，可以有不同数量的边界槽224。边界槽224优选地完全包围牺牲层222的周边。最内侧的边界槽用于定义悬浮膜的长度和宽度。因此，对于矩形膜，最内侧的边界槽(即，最接近牺牲层222的一个)能够是具有方形拐角或略微圆形拐角的矩形形状。如上所述，包括最外侧的边界槽(即，距牺牲层222最远的一个)在内的其他边界槽也可以是矩形形状，但具有圆形拐角。

在图2中，半导体器件200的一部分通过圆圈228表示。图3a到3i集中在半导体器件的这个部分(由图3a-3i中的300示出)。

隔离层/蚀刻停止210能够提供为防止在顶部电极与底部电极204之间的短路，同时避免蚀刻下方的钝化层。隔离层/蚀刻停止210可以例如由sin(包括富含硅的sin)、sic和/或al2o3、或其组合、或另一种合适的材料组成，以防止短路并避免蚀刻。一些实施方式可以不同，并利用分离的部件来实现隔离层/蚀刻停止层210的功能。在一些实施方式中，蚀刻停止层在底部电极204的下方形成。为了防止在底部电极204与顶部电极之间的短路，隔离层或抗短路层能够在底部电极204的顶部上形成。在一些实施方式中，隔离层设置在在牺牲层222的顶部上。在一些实施方式中，在牺牲层222的下方和上方有隔离层。该层之一能够图案化以提供抗粘着凸起。另外，牺牲层上方存在的层可以成为顶部电极或膜的支撑层，以便避免屈曲。

如图3a所示，半导体器件300包括底部电极304、隔离层(和/或蚀刻停止层)310、连接器320、牺牲层322和附加材料326(例如sio2)，以帮助形成边界槽324。内边界槽324限定了牺牲层322的侧壁边界。隔离层310能够在悬浮膜塌缩或与底部电极304接触的情况下，将底部电极304与顶部电极或悬浮膜隔离。此外，隔离层310能够用作蚀刻停止以在牺牲层322的随后的蚀刻期间保护底部电极304。

图3b示出了在沉积粘合层之后的图3a的半导体器件的示例。一些实施方式没有利用粘合层330。然而，粘合层330可以用于各种目的，包括提高对底层的粘合性、避免在cvd钨沉积过程中底层氧化物的腐蚀、减少导电材料上的应力、以及与任何底层材料形成良好的欧姆电接触。在一些实施方式中，粘合层330包括钛、氮化钛或其组合。

图3c示出了在将第一导电材料314共形沉积在牺牲层322上方和侧壁边界槽324中之后的图3b的半导体器件300的示例。第一导电材料314的共形沉积将在牺牲层322上方和边界槽324中沉积了第一层材料。材料314从牺牲层322的顶部向边界槽324的过渡产生过渡部分332，该过渡部分包括位于边界槽324之上的狭槽或接缝334。

随后的处理步骤在图3d到3i中示出，并且能够包括cmp步骤，以去除第一导电性材料314的至少一部分。cmp步骤允许去除不平整的形貌，例如狭槽或接缝334和拐角过渡部分332。通过使用cmp去除材料，只会去除形貌，因为边界槽324中的材料将被牺牲层322和部分326保护。接下来，第二导电材料可以重新沉积在牺牲层322和位于边界槽324内的第一导电材料314的上方。第二层材料的随后的沉积允许材料以基本平整的形貌沉积，而没有狭槽、接缝和拐角过渡部分。随后的沉积还允许第二导电材料302沉积在多个边界槽324之外，这允许应力分布不仅仅局限于最内侧的边界槽。

位于边界槽324中的第一导电材料314能够用于各种目的，包括用作随后形成的悬浮膜的锚、用于顶部电极的电连接路径、和/或用作围绕牺牲层322和随后形成的空腔的蚀刻停止。

图3d示出了在去除第一导电材料314的一部分之后的图3c的半导体器件300的实施方式。如图所示，第一导电材料314的一部分从牺牲层322的上方去除(粘合层330的一部分也被去除)。此外，在边界槽324上方的拐角过渡部分332被去除。狭槽或接缝334的一部分仍然可以存在，但是现在大部分形貌基本上是平整的并且准备好以基本平整的形貌沉积第二导电材料，而没有可能导致故障的任何拐角部分332。如前所述，第一导电材料314作为第二导电材料的支撑锚，该第二导电材料将沉积为膜。在一些实施方式中，支撑锚仍然可以包括狭缝或接槽334的一部分。

在一些实施方式中，去除第一导电材料314的一部分通过cmp完成，该cmp能够允许去除在边界槽324之外的所有导电材料。在一些实施方式中，去除直到牺牲层322的水平的所有材料。在一些实施方式中，仅去除牺牲层322上方的一部分材料。在一些实施方式中，仅去除拐角过渡部分332的一部分。在一些实施方式中，由于cmp步骤，所有接缝334和拐角过渡部分332完全去除。

在某些情况下，除了在边界槽324上方的区域以外，不平整的形貌和/或拐角过渡部分可能在其他位置处出现。例如，底部电极304可以图案化，导致牺牲层322上方的第一导电材料314的不平整的形貌。在牺牲层322上方的这种不平整的形貌也可以在cmp去除步骤中去除。未能去除这种不平整的形貌和拐角过渡能够导致高的局部应力，这反过来可能导致在悬浮时对膜的损坏。

图3e示出了在沉积粘合层330a之后的图3d的半导体器件的实施方式。粘合层330a可以在沉积第二导电材料之前沉积。例如，粘合层330a能够是与先前的粘合层330相同的材料，并且可以起到与先前的粘合层330相同的一些功能。一些实施方式不包括粘合层330a。通过去除第一导电材料314的一部分并且随后沉积第二导电材料或第二层材料，在边界槽324中的粘合层330的沉积能够与作为膜叠层的一部分的粘合层330a的后续沉积分离。这允许将厚粘合层应用为悬浮膜的应力补偿。

图3f示出了在牺牲层322之上共形沉积第二导电材料302并延伸到第一导电材料314和边界槽324以外之后的图3e的半导体器件300的实施方式。第二导电材料302能够是与第一导电材料314相同的材料，或可以是不同的材料(例如，钨)。如上所述，第一层材料314用作第二层材料302的锚/支撑点。这减少了能够当仅单个材料层沉积为从牺牲层322上方到边界槽324的过渡时出现的有问题的应力。

图3g示出了在第二导电材料302上方沉积另一个粘合层330b并且在牺牲层322上方产生蚀刻开口336之后的图3f的半导体器件300的实施方式。粘合层330b能够是与先前的粘合层330、330a相同的材料并且能够起到与先前的粘合层330、330a相同的功能。一些实施方式不包括粘合层330b。粘合层330b和其他粘合层的厚度可以优化以减小膜302的应力。

图3h示出了在去除牺牲层322并且释放半导体器件300的膜302之后的图3g的半导体器件300的实施方式。牺牲层322能够是例如氧化物，并且能够通过氢氟酸(hf)蒸气去除，该氢氟酸蒸气去除牺牲氧化物层322，而不破坏第一导电材料314。第一导电材料314能够用作蚀刻停止并且允许精确地产生空腔312。通过将牺牲层322蚀刻到第一导电材料314上，能够控制空腔312的大小和形状，而不必监视横向蚀刻速率。另外，当需要控制横向蚀刻速率时，蚀刻开口336的尺寸可能需要更大，并且可能在膜302上需要更多的蚀刻开口336。减少蚀刻开口的数量和大小可以允许结构更加合理的悬浮膜，并且能够减少密封空腔312的成本和问题。

图3i示出了在第二导电材料302上方沉积密封层318并且密封空腔312上方的蚀刻开口336之后的图3h的半导体器件300的实施方式。蚀刻开口336和空腔312可以由氮化硅或氧化硅介电薄膜密封。密封层318可以是用于部分地或完全地填充蚀刻开口336的介电密封层。在一些实施例中，密封层318可以是用于部分地或完全地填充蚀刻开口336的金属密封层。在一些实施方式中，隔膜302可以被完全密封，然后随后在选定的位置处再次打开以形成通风孔。例如，密封层318可以包括二氧化硅、氮化硅或这些材料的层叠的组合。例如，沉积方法可以包括高密度等离子体氧化物(hdp氧化物)、等离子体增强的化学气相沉积(pecvd)、物理气相沉积(pvd)、化学气相沉积(cvd)、和/或原子层沉积(ald)。

其他制造电容式压力传感器108的技术可以用于一些实施方式。

尽管前述示例描述了具有矩形膜102的器件，但是外锚槽的圆角特征也能够适用于其他实施方式，其中膜102以及锚槽114具有非矩形形状。示例在图4a、4b和4c中示出。在每个示例中，内锚槽和外锚槽114a、114b能够具有类似于膜102的形状的整体形状。然而，外锚槽114a具有圆角132。内锚槽114a不需要具有圆角(尽管在某些情况下，它也可以具有圆角)。如上所述，一些实施方式可以在最内侧的锚槽与最外侧的锚槽114a、114b之间包括一个或更多个附加锚槽。优选地，在最内侧的锚槽与最外侧的锚槽114a、114b之间的任何锚槽的拐角也是圆形的。相邻的锚槽通过氧化物支撑层126彼此分开。

前述膜技术不仅能够应用于cmos电路上的电容式压力传感器的制造，还能够应用于超声换能器、麦克风、扬声器，微型热板、红外探测器和包括电容式压力传感器的其他设备。

在前述描述中，提供了各种实施方式的具体细节。然而，一些实施方式可以在少于这些具体细节的全部的情况下实施。同样，一些实施方式可以包括附加特征。因此，其他实施方式在权利要求的范围内。