基于fpga芯片的探冰雷达控制方法
【技术领域】
[0001]本发明涉及探冰雷达的控制技术，更具体的是涉及基于FPGA芯片的探冰雷达的控制技术。
【背景技术】
[0002]探测极地冰盖冰厚、探知其内部结构是研究冰盖物质平衡、冰盖演化的基础，是研究全球气候、海平面变化的重要途径之一。由于冰川具有对无线电波衰减小、冰体成层性和均质性好等优点，利用雷达进行冰川探测已被证明为一种有效的技术手段。以往，探冰雷达利用一个发射天线发射高频宽频带的电磁脉冲，并通过一个接收天线接收来自(地下)介质层面的反射波。当电磁波在介质中传播时，其路径、电磁场强度及波形、相位等随所穿越介质的电磁特性及几何形态而变化。因此，通过检测回波时间、幅度、相位等参量，能够解算出目标深度、介质特性及结构等信息。
[0003]在将探冰雷达应用于极地探测等情况下，因为环境恶劣，而且搭载于车辆等上而并不是静止的，再者探测时震动较大，所以其硬件平台要求尽可能的简单、可靠，基于硬件平台上的雷达控制软件要求结构简洁、集成度高、性能可靠、数据链路传输稳定、且实现功能全面。在现有探测雷达主控软件实施方案中，大都以FPGA和DSP (或是ARM)为硬件平台，FPGA实现雷达数据采集、算法处理等功能，DSP (或是ARM)实现系统控制、参数解析等功能。FPGA在一个时钟下处理多个单元，是并行地工作，而DSP或ARM是串行地工作，因此当利用这些硬件平台协作来完成各功能时，容易导致结构变得复杂、集成度低、数据链路传输不稳定。
【发明内容】
[0004]-要解决的技术问题-
[0005]本发明的目的在于，使用单片FPGA作为探冰雷达控制系统的硬件平台，完成雷达控制系统的所有功能，也就是说提供一种基于FPGA的单一硬件平台完成雷达数据采集、算法处理、系统控制、参数解析等功能的雷达控制方法。
[0006]-用于解决技术问题的手段-
[0007]本发明是一种基于FPGA芯片的探冰雷达控制方法，其中该FPGA芯片具有时钟生成单元、数据处理单元、数据采集单元、数据成巾贞单元、数据传输单元及系统主控单元，其特征在于，所述探冰雷达控制方法包括:
[0008]参数获取/解析步骤，所述FPGA芯片经由所述数据传输单元自作为雷达数据的后级处理装置的上位机下载封装有雷达工作参数、工作模式指令及线性调频信号的数据包，并对该数据包进行解析，以获取雷达工作参数、工作模式指令及线性调频信号；
[0009]脉冲重复频率信号生成步骤，所述时钟生成单元对从外部输入的时钟源进行分频，并生成脉冲重复频率信号；
[0010]控制步骤，在接收到来自所述上位机的所述工作模式指令所包含的系统启动指令后，所述系统主控单元对所述脉冲重复频率信号的上升沿进行检测并生成分别针对所述FPGA芯片中的所述数据处理单元及所述数据采集单元的控制信号；
[0011]数据采集步骤，所述数据采集单元基于来自所述系统主控单元的所述控制信号，对从探冰雷达传送来的雷达模拟回波信号进行双通道数字采样后将回波数据送入后级的所述数据处理单元中；
[0012]数据处理步骤，所述数据处理单元基于来自所述系统主控单元的所述控制信号，对由所述数据采集单元采集并送来的所述回波数据进行累加处理，并将累加处理后的累加回波数据送往后级的所述数据成帧单元中；
[0013]数据成帧步骤，所述数据成帧单元对接收到的所述累加回波数据添加附加信息来组成数据帧；
[0014]数据回传步骤，所述数据传输单元将所述数据帧上传给所述上位机，以对所述探冰雷达的操作进行控制。
[0015]-发明的效果-
[0016]根据本发明，雷达主控软件以单片的FPGA芯片作为硬件搭载平台，所有功能由该FPGA芯片来实现，不需要使用其他处理器协作完成，具有高度的系统集成性，减少了整个系统硬件使用资源，降低了系统软件和硬件开发难度，缩短了研制周期。
【附图说明】
[0017]图1是表示本发明实施方式涉及的探冰雷达接收机系统的构成的框图。
[0018]图2是表示本发明实施方式涉及的探冰雷达接收机系统中的FPGA芯片的构成的框图。
[0019]图3是本发明实施方式涉及的探冰雷达接收机系统的动作的流程图。
【具体实施方式】
[0020]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0021]如图1所示，为雷达接收机系统(雷达控制系统)100的构成框图，其具有与作为雷达数据的后级处理装置的外部计算机(以后称为上位机)I连接且能进行双向数据传输的USB接口 2、FPGA芯片3、ADC芯片4及DAC芯片5，该上位机接收来自雷达主机的数据，并存储到内部的硬盘中。FPGA芯片(雷达主控器)3为雷达接收机系统I的核心，完成回波数据采集、数据处理、数据回传，线性调频信号发送等功能。FPGA芯片3由系统主控单元
31、时钟生成单元32、信号回放单元33、数据采集单元34、数据处理单元35、数据成帧单元36和USB数据传输单元37，该USB数据传输单元37与USB接口 2相连接，下面将作详细介绍。
[0022]FPGA芯片(雷达主控器)的内部构成的框图如图2所示。系统主控单元31对经由USB数据传输单元37而从上位机下载的数据包进行解析，获取Chirp信号(线性调频信号)和雷达工作参数，并对FPGA芯片的各单元进行控制。其中雷达工作参数包括:
[0023]籲脉冲重复频率信号(PRF):雷达发送Chirp信号的周期；
[0024]?脉冲时间宽度:在一个PRF周期内，发送Chirp信号的时间窗口 ；
[0025]?回波采样点数:在一个PRF周期内，采样雷达回波模拟数据的个数(单位16bits)；
[0026]?积分累加次数:在一个PRF周期内采集的雷达回波数据记为一帧，雷达回波数据后处理中，为了提高回波数据信噪比，同时降低数据率，需要对多帧回波数据累加，累加次数也由上位机下载。
[0027]从雷达接收机系统I的外部输入IGHz的时钟源，时钟生成单元32使用FPGA内部的DCM模块分频为166MHz、200MHz两个时钟，166MHz为FPGA芯片的工作时钟，200MHz为Chirp信号的输出时钟；同时以166MHz时钟作为基准源，通过计数方式生成脉冲重复频率信号(PRF)，其值由雷达工作参数决定。
[0028]信号回放单元33将由上位机利用Matlab软件生成且由系统主控单元31对数据包解析而得到的Chirp信号下载到FPGA内部的RAMlO作一级缓存，再以PRF为周期输出到外部的DAC芯片5中去，以进行数字-模拟变换。其中，该Chirp信号是雷达工作时发射天线输出的波形，中心频率为125M，采样时钟为1GHz，带宽为50MHz。
[0029]借助外部ADC芯片4对雷达接收天线接收到的雷达回波模拟信号进行模拟-数字变换后，由数据采集单元34进行双通道数字化采样，采样精度为14bits，将采样后的两路回波数据送入后级的数据处理单元35。回波数据的采集长度由自上位机下载的雷达工作参数决定。
[0030]由于采集后的回波数据需要回传到上位机作为最终的雷达成像数据源，故为降低数据传输率、提高信噪比，需要由数据处理单元35以PRF为周期对回波数据作积分累加处理，回波数据位宽16bits。累加次数也同样由雷达工作参数来决定。
[0031]数据成帧单元36需要对累加后的回波数据添加帧标志位、帧计数值等信息来组成固定长度的数据帧。数据帧位宽16bits，数据帧长度也同样由雷达工作参数决定。数据成帧单元36将成帧后的回波数据帧送入FPGA内部的FIF039进行缓存。
[0032]USB数据传输单元37完成雷达接收机系统I与上位机之间的数据交换,上位机的应用层软件将雷达工作参数和原始的线性调频信号封装成完整的数据包下传到雷达接收机系统1，USB数据传输单元37接收该数据包，并回传给系统主控单元31，同时将经数据处理单元35处理且被缓存于FIF039中的回波数据帧回传给上位机。
[0033]FPGA芯片(雷达主控器)的动作的流程如图3所示，FPGA芯片的功能的开启、运行由上位机的应用软件控制，控制指令包括软件复位指令、参数下载指令、采集运行指令。
[0034]步骤1:参数的获取/解析
[0035]步骤1.1下载Chirp信号及雷达工作参数
[0036]雷达接收机系统工作之前需要注入多个参数，包括重复脉冲频率值、模拟接收机衰减值、数字接收机衰减值、累加次数、ADC采集数据长度等；雷达接收机系统工作时，有多种工作模式，包括系统启动、系统复位、数据采集、开始运行、停止、数据保存。上述工作参数、工作模式指令和发射机输出的原始的线性调频信号(Chirp信号)均由上位机的应用层软件封装成完整的数据包后经过USB接口及USB数据传输单元下载到FPGA芯片，FPGA芯片正常工作需要配置的工作参数下载完毕后，开启工作模式指令，FPGA芯片3开始工作。
[0037]步骤1.2参数解析
[0038]自上位机的工作参数下载完毕，系统主控单元31对经由USB数据传输单元37而从上位机下载的数据包进行解析，获取线性调频信号(Chirp信号)和雷达工作参数，并生成相应的控制信号，以对FPGA芯片的各单元进行控制。由此，省去了 DSP或ARM这类型处理器，优降低了雷达系统功耗和雷达硬件成本，缩短了软件开发时间，减少了雷达系统复杂度，化了雷达硬件结构。
[0039]步骤1.3Chirp信号的缓存
[0040]将上位机将Chirp信号下载完毕后，信号回放单元33将Chirp信号暂时缓存到FPGA内部的RAMlO中。Chirp信号为线性调频信号，其频率范围10MHz到200MHz，信号采样率为1GHz，其时间长度