具有纳米线chemfet传感器的集成电路、感测设备、测量方法及制造方法
【专利说明】具有纳米线CHEMFET传感器的集成电路、感测设备、测量方法及制造方法
技术领域
[0001]本发明涉及一种集成电路，包括半导体衬底；在所述衬底之上的绝缘层；在所述绝缘层上的分析物第一晶体管，所述第一晶体管包括在源极区域与漏极区域之间暴露的沟道区域；以及导电耦合至半导体衬底的电压波形发生器，用于在信号获取周期期间向第一晶体管提供偏置电压。
[0002]本发明进一步涉及包括这类IC的感测设备。
[0003]本发明还进一步涉及使用这类IC在介质中测量感兴趣的分析物的方法。
【背景技术】
[0004]半导体不断前进的微型化技术使嵌入在诸如集成电路(IC)之类的半导体器件中的功能的显著多样化成为可能，其在一些情况下引起了单个器件上的接近整体性(nearholistic)的解决方案的提供。例如，半导体器件微型化引起一个或多个传感器至单个半导体器件的集成，并且，在例如汽车应用、医疗应用、工业烟道检测等广泛的不同技术领域中可以观察到这类器件的部署。
[0005]在诸如IC之类的电子设备上提供感测功能的主要挑战之一是确保可以经济可行的方式生产半导体器件。例如，当亚微米级尺度的感测元件(例如纳米元件，诸如基于纳米线的晶体管)被集成在半导体器件中时，这是一个特别的挑战，这是因为使用与整体半导体器件的制造工艺兼容的工艺步骤来制造这类纳米元件完全不简单。因此，这类专用元件的集成可能导致半导体器件制造工艺复杂性的显著增大，由此显著地增加了这类器件的成本。
[0006]在这方面的一个特别的问题是当感测介质是流体(例如液体或气体)时，传感器的布置通常要求参考传感器或参考电极的存在以补偿传感器的漂移，即，传感器对感兴趣的分析物随时间变化的响应，例如，传感器的漂移可以由传感器表面上污染物的逐渐累加而引起。这类累加例如在当第一晶体管由恒定电压偏置时发生，由此引起介质和暴露的沟道区域之间的电位差，该电位差可以在传感器表面上引起带电粒子的累积，该累积继而可以引起第一晶体管的阈值电压Vth的偏移。
[0007]US 2004/0136866中公开了这类布置的一个示例，其中，参考电极被置于与待分析流体接触，以控制相对于半导体纳米线感测元件的溶液的电位。
[0008]然而，参考传感器或参考电极的引入可以进一步将传感器布置的设计复杂化，因此，可能进一步提高电子器件的成本。此外，参考电极的表面本身可能也容易被污染，这类情况下，传感器的读数(readings)可能变得不可靠。
[0009]EP2 362 219 Al公开了一种使用传感器执行测量的方法，该传感器具有感测表面和至少一个依附在感测表面的捕获分子，用于形成与感兴趣的分析物的结合配对，结合配对具有灵活的空间定向，该方法包括使用捕获分子来捕获感兴趣的分析物，由此在初始空间定向中形成结合配对；将第一电磁力施加至感测表面以改变结合配对的空间定向；以及使用具有改变后的空间定向的结合配对来执行传感器测量。因此，产生传感器输出信号，该信号被结合配对中的EMF引起的均匀改变所调制，使得来自污染物的信号贡献被有效地滤除，该信号贡献通常不展现EMF引起的调制。
【发明内容】
[0010]本发明旨在提供根据开始段落的其中不需要单独参考电极的1C。
[0011]本发明进一步寻求提供包括这类IC的感测设备。
[0012]本发明还进一寻求在提供使用这类IC以测量感兴趣的分析物的方法。
[0013]本发明由独立权利要求所限定。从属权利要求限定有利的实施例。
[0014]根据本发明的一个方面，提供了一种在本发明中限定的集成电路。第一晶体管对感测感兴趣的分析物是特别有用的。第一晶体管可以是分析物感测晶体管。
[0015]本发明基于一种实现，该实现通过提供具有对特定感兴趣的分析物具有亲合性的第一晶体管的1C，例如，由于使用例如官能层将晶体管的沟道区域适当地官能化，因此，通过应用周期性地吸引及排斥这类污染物(例如离子)的偏置电压波形可以很大程度地避免污染物对感测信号的负面影响，而无需从在应用偏置电压波形期间获取的感测信号中提取被调制的分量。相反，出乎意料地发现，通过周期性地增大被施加至第一晶体管的背侧栅极的波形的至少一个部分(例如正的部分和/或负的部分)的幅值，可以使用第一晶体管例如根据其倾斜(inclinat1n)和/或根据它的Vth从所获取的信号导出分析物贡献来执行精确的分析物测量。在恒定的背偏置电压的提供上使用这类电压波形的额外优点是晶体管的漏极-源极电流对被施加至晶体管的偏置电压变得不灵敏。
[0016]IC可以进一步包括信号处理器，该信号处理器被导电地耦合至分析物第一晶体管并且被布置用于将分析物测量从在所述信号采集周期期间获取的分析物第一晶体管信号中导出。备选地，可以在芯片外提供这类信号处理器。
[0017]在一个实施例中，例如，通过(对称地)提供围绕零值震荡的偏置电压波形，偏置电压波形具有时间平均的零电位。这具有如下优点:带电粒子(例如离子)无法有效地结合至第一晶体管的沟道区域，除非它们具有与沟道区域特殊的亲和性(例如，在沟道区域上的适合的结合层的情况下)，这是因为时间平均偏置电位对这类粒子不产生吸引力。
[0018]备选地，电压扫描包括多个交替的正和负的电压脉冲，其中，正和负的电压脉冲中的仅一个脉冲展现周期性增加的幅值。例如，仅扫描的最大的(即，正的)电压分量可以从初始值逐渐地增加到最终值，而最小的或负的电压幅值在这些周期中的每个周期中被保持在恒定值，从而产生正电位，该正电位在多个步骤中增加并且与固定的负电位交替。已出乎意料地发现，这类电位对阻止带电污染物在沟道区域的表面处的累积是特别有效的，而同时由于与沟道区域上的结合层的额外的稳定性，因此允许感兴趣的带电颗粒或分子的累积。这是由于电压波形的正的部分用作具有强度随时间增加的脉冲波形，而波形的负的部分确保在施加电压波形期间周期内的平均电位保持为零。
[0019]在一个优选的实施例中，沟道区域包括纳米线或纳米管，诸如，硅纳米线或碳纳米管。由于可以以与CMOS兼容的方法并且在亚微米的尺度制造这类纳米线或纳米管，因此可以在CMOS工艺中以低成本的方法制造具有高晶体管密度的晶体管阵列。
[0020]沟道区域可以例如通过沟道区域的部分氧化由氧化薄膜覆盖，使得氧化薄膜用作栅极氧化物。沟道区域可以进一步由用于官能化沟道区域的结合层覆盖，使得它主要与感兴趣的特定的分析物结合，例如，诸如DNA之类的生物分子，诸如细菌或病毒、特定类型的离子、特定类型的(带电)分子之类的生物体。
[0021]根据本发明的另一方面，提供了如本发明中限定的感测设备。这类感测设备受益于对样品室中的感兴趣的分析物的存在和/或浓度的可靠的并且精确的确定，例如，流过包括暴露的分析物第一晶体管的流单元的流体，而无需单独的参考电极。
[0022]根据本发明的另一个实施例，提供了在如本发明中限定的介质中测量感兴趣的分析物的方法。以这类方式，通过应用周期性地吸引及排斥这类污染物(例如离子)的偏置电压波形，可以在很大程度上避免了污染物对感测信号的负面影响，而无需从在前面阐述的偏置电压波形的施加期间获取的传感器信号提取被调制的分量。
[0023]偏置步骤可包括使用具有时间平均零电位的偏置电压波形来偏置分析物第一晶体管，以将带电污染物附着至暴露的沟道区域表面的风险最小化。为此，偏置电压波形(对称地)在零值周围交替变化。
[0024]在另一个实施例中，偏置电压波形包括多个交替的正的及负的电压脉冲，其中，正的及负的电压脉冲中的仅一个脉冲展现周期性增加的幅值，这是因为已发现这类波形形状特别适合从感测表面排斥承载了污染物的电荷，而同时允许如前面所阐述的感兴趣的带电分析物的结合。
【附图说明】
[0025]参考附图，以更详细地方式并通过非限定性示例对本发明的实施例进行描述。
[0026]图1示意地描绘了根据本发明的一个实施例的IC的一个方面；
[0027]图2描绘了根据本发明的一个实施例的IC的四个不同纳米线传感器的电流特性；
[0028]图3描绘了根据本发明的一个示例实施例的偏置电压波形；
[0029]图4描绘了根据本发明的一个实施例的纳米线FET对恒定背栅极电压偏置(顶窗格)以及背栅极偏置电压波形(底窗格)的响应。
[0030]图5描绘了根据本发明的一个实施例的在由恒定偏置电压(左窗格)和偏置电压波形(右窗格)偏置的FET的暴露沟道区域处的累积行为。
[0031]图6描绘了根据本发明的一个实施例的当使用背栅极偏置电压波形偏置时，在实验上从暴露于各种NaCl溶液的Si纳米线FET获取的响应；
[0032]图7A至7E描绘了根据本发明的IC的制造方法的一个实施例；以及
[0033]图8示意地描绘了根据本发明实施例的IC的另一方面。
【具体实施方式】
[0034]应该理解，附图仅为示例性的而并没