一种跟踪环路处理方法及装置的制造方法
【技术领域】
[0001] 本发明涉及卫星导航定位技术领域，尤其涉及一种跟踪环路处理方法及装置。
【背景技术】
[0002] 跟踪环路是导航定位接收机的重要组成部分之一，其直接影响了接收机定位结果 的质量。接收机将天线接收到的卫星信号经射频前端处理后变成了数字中频信号，然后直 接进入了基带数字信号处理功能模块，大体可以分为捕获、跟踪、位同步和帧同步四个阶 段。
[0003] 现有的导航定位接收机对信号的跟踪主要是借助载波跟踪环路（载波环）和码跟 踪环路（码环）来完成的，采用FPGA(FieldProgrammableGateArray，现场可编程逻辑 门阵列）+DSP(DigitalSignalProcessing，数字信号处理）的实现方式，FPGA常用于实现 接收机中的定点运算，在跟踪环路中负责对信号进行混频、相关、积分清除运算，以及载波 NC0、码NC0、码发生器的实现。
[0004] 但是，跟踪环路的载波环以及码环的鉴相器和环路滤波器部分通常采用DSP中的 浮点运算形式实现，而DSP浮点运算速度较慢，并且开环形式导致FPGA和DSP的频繁数据 交互，大大增加了资源的消耗以及降低了的DSP处理速度。
【发明内容】
[0005] 本发明实施例提供一种跟踪环路处理方法及装置，用以解决现有技术中载波环以 及码环的鉴相器和环路滤波器运算速度较慢，以及资源消耗大的问题。
[0006] 本发明实施例提供的一种跟踪环路处理方法，包括：
[0007] 获取多个通道的同相1/正交Q支路信号，每个通道对应一个I支路信号和一个Q 支路信号，每个I支路信号包括同相超前IE信号、同相即时Ip信号和同相滞后込信号，每 个Q支路信号包括正交超前％信号、正交即时QP信号和正交滞后QJ言号；
[0008] 通过多路选择器将每个通道的IP信号和QP信号输入至载波环鉴相器，将每个通道 的IE信号、IJ言号、QE信号和QJ言号输入至码环鉴相器，同一时间输入至所述载波环鉴相 器和所述码环鉴相器的I/Q支路信号所属的通道相同；
[0009] 通过所述载波环鉴相器采用坐标旋转数字计算C0RDIC算法对所述IP信号和QP信 号进行载波环鉴相，将所述载波环鉴相器的鉴相结果输入至载波环滤波器进行基于定点运 算的载波环滤波；
[0010] 通过所述码环鉴相器采用C0RDIC算法对所述IE信号、IJ言号、QE信号和QJ言号 进行码环鉴相，将所述码环鉴相器的鉴相结果输入至码环滤波器进行基于定点运算的码环 滤波；
[0011] 将所述载波环滤波结果输入至载波数字控制振荡器NC0,形成载波频率控制字， 以使混频器根据所述载波频率控制字生成I/Q支路信号；将所述码环滤波结果输入至码环 NC0,形成码环频率控制字，以使相关器根据所述码环频率控制字生成IP信号、QP信号、I￡信 号、QE信号、I^言号和QJ言号。
[0012] 较佳地，所述通过所述载波环鉴相器采用CORDIC算法对所述IP信号和QP信号进 行载波环鉴相，包括：
[0013] 采用CORDIC算法中的迭代公式（1)对所述IP信号和QP信号进行反正切运算，获 得载波环鉴相的鉴相结果；
[0014] 所述公式⑴为：
[0015]
[0016] 其中，x和y为输入值，z为输出值，i为迭代次数，i多0,d为符号判断。
[0017] 较佳地，所述通过所述码环鉴相器采用CORDIC算法对所述IE信号、IJ言号、(^信 号和W信号进行码环鉴相，包括：
[0018] 采用CORDIC算法中的迭代公式⑴对所述IE信号和QE信号进行平方根运算，获 得超前包络值，对L信号和QJ言号进行平方根运算，获得滞后包络值；
[0019] 根据公式（2)获得载波环鉴相的鉴相结果；
[0020] 所述公式⑴为：
[0021]
[0032] 选择单元，用于通过多路选择器将每个通道的IP信号和QP信号输入至载波环鉴相 器，将每个通道的IE信号、IJ言号、QE信号和QJ言号输入至码环鉴相器，同一时间输入至所 述载波环鉴相器和所述码环鉴相器的I/Q支路信号所属的通道的标识相同；
[0033] 第一处理单元，用于通过所述载波环鉴相器采用坐标旋转数字计算C0RDIC算法 对所述IP信号和QP信号进行载波环鉴相，将所述载波环鉴相器的鉴相结果输入至载波环滤 波器进行基于定点运算的载波环滤波；
[0034] 第二处理单元，用于通过所述码环鉴相器采用C0RDIC算法对所述IE信号、IJ言号、 QE信号和L信号进行码环鉴相，将所述码环鉴相器的鉴相结果输入至码环滤波器进行基于 定点运算的码环滤波；
[0035] 反馈单元，用于将所述载波环滤波结果输入至载波数字控制振荡器NC0,形成载波 频率控制字，以使混频器根据所述载波频率控制字生成I/Q支路信号；将所述码环滤波结 果输入至码环NC0,形成码环频率控制字，以使相关器根据所述码环频率控制字生成IP信 号、QP信号、IE信号、QE信号、IJ言号和Q^言号。
[0036] 较佳地，所述第一处理单元具体用于：
[0037] 采用C0RDIC算法中的迭代公式（1)对所述IP信号和QP信号进行反正切运算，获 得载波环鉴相的鉴相结果；
[0038] 所述公式⑴为：
[0039]
[0040] 其中，x和y为输入值，z为输出值，i为迭代次数，i多0,d为符号判断。
[0041] 较佳地，所述第二处理单元具体用于：
[0042] 采用C0RDIC算法中的迭代公式（1)对所述IE信号和QE信号进行平方根运算，获 得超前包络值，对L信号和QJ言号进行平方根运算，获得滞后包络值；
[0043] 根据公式（2)获得载波环鉴相的鉴相结果；
[0044] 所述公式⑴为：
[0045]
[0046] 其中，x和y为输入值，z为输出值，i为迭代次数，i多0,d为符号判断；
[0047] 所述公式⑵为：
[0048]
[0049] 其中，z(n)为码环鉴相的鉴相结果，E为超前包络值，L为滞后包络值。
[0050] 较佳地，所述第一处理单元具体用于：
[0051] 通过3阶环路滤波器采用直接II型实现对所述载波环鉴相器的鉴相结果、载波环 中间变量，经过基于Q格式的定点运算，生成载波环滤波结果。
[0052] 较佳地，所述第二处理单元具体用于：
[0053] 通过2阶环路滤波器采用直接II型实现对所述码环鉴相器的鉴相结果、码环中间 变量，经过基于Q格式的定点运算，生成码环滤波结果。
[0054] 本发明实施例表明，通过获取多个通道的I/Q支路信号，每个通道对应一个I支路 信号和一个Q支路信号，每个I支路信号包括IE信号、IP信号和IJ言号，每个Q支路信号包 括QE信号、QP信号和L信号，通过多路选择器将每个通道的IP信号和QP信号输入至载波 环鉴相器，将每个通道的IE信号、IJ言号、QE信号和QJ言号输入至码环鉴相器，同一时间输 入至所述载波环鉴相器和所述码环鉴相器的I/Q支路信号所属的通道相同，通过所述载波 环鉴相器采用C0RDIC算法对所述IP信号和QP信号进行载波环鉴相，将所述载波环鉴相器 的鉴相结果输入至载波环滤波器进行基于定点运算的载波环滤波，通过所述码环鉴相器采 用C0RDIC算法对所述IE信号、IJ言号、QE信号和QJ言号进行码环鉴相，将所述码环鉴相器 的鉴相结果输入至码环滤波器进行基于定点运算的码环滤波。通过本发明实施例可以实现 基于FPGA的跟踪环路中载波环路和码环路进行定点运算，可以提高载波环以及码环的鉴 相器和环路滤波器运算速度，有效降低资源消耗。
【附图说明】
[0055] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本 领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其 他的附图。
[0056] 图1为本发明实施例中一种跟踪环路处理方法的流程示意图；
[0057] 图2为本发明实施例中一种3阶数字式环路滤波器的结构示意图；
[0058] 图3为本发明实施例中一种3阶环路滤波器直接II型的结构示意图；
[0059] 图4为本发明实施例中一种2阶环路滤波器直接II型的结构示意图；
[0060] 图5为本发明实施例中一种移位加减的结构示意图；
[0061] 图6为本发明实施例中一种带符号整数除法运算的流程示意图；
[0062] 图7为本发明实施例中一种多路复用的跟踪环路处理装置的结构示意图；
[0063] 图8为本发明实施例中一种跟踪环路处理装置的结构示意图。
【具体实施方式】
[0064] 为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进 一步地详细