基于fpga的磁通门微小信号检测系统及方法
【技术领域】
[0001] 本发明涉及的是一种微弱磁场测量控制领域的技术，具体是一种基于FPGA的磁通 门微小信号检测系统及方法。
【背景技术】
[0002] 磁通门传感器是一种测量磁场信息的传感器，广泛应用于微磁测量。磁通门现象 是一种普遍的电磁感应现象，当铁芯磁导率随激励磁场强度发生变化时，输出线圈的感应 电势中就会出现随环境磁场强度而变的偶次谐波分量。由于磁通门传感器的感应线圈中的 输出信号非常微弱，往往被噪声信号淹没，提取有用的二次谐波信号会非常的困难。
[0003] 在现有的微弱信号检测方法中，模拟锁相放大器是一种广泛应用的检测方法，不 过由于其采用模拟电路来实现，受到电子器件的特性影响，会引进很多的噪声，容易受到温 漂的影响，且相关检测器的积分时间有限，导致检测精度受到限制。数字锁相放大器的出现 克服了模拟锁相放大器的一些缺点，极大地改善了锁相放大器的性能。
【发明内容】
[0004] 本发明针对现有技术存在的上述不足，提出一种基于FPGA的磁通门微小信号检测 系统及方法。
[0005] 本发明是通过以下技术方案实现的：
[0006] 本发明涉及一种基于FPGA的磁通门微小信号检测系统，包括:检测模块、处理模块 和输出模块，其中：检测模块将磁通门信号转化为数字信号传送到处理模块，该处理模块处 理后得到二次谐波信号并传送到输出模块。
[0007] 所述的检测模块包括:磁通门传感器、差分放大器以及带通滤波器，其中：磁通门 传感器、差分放大器和带通滤波器依次串联，带通滤波器连有模数转换器。
[0008] 所述的处理模块包括:直接数字频率合成(DDS)发生器、数字相敏检波器、第一低 通滤波器和运算处理器，其中：数字相敏检波器、第一低通滤波器和运算处理器相连，数字 相敏检波器另一端与模数转换器相连，DDS发生器与磁通门传感器相连。
[0009] 所述的输出模块包括:液晶显示器、数模转换器和第二低通滤波器，其中：液晶显 示器与所述运算处理器相连，数模转换器分别与第二低通滤波器和运算处理器相连，第二 低通滤波器另一端经第二功率放大器与负载相连。
[0010]所述的处理模块由现场可编程门阵列(FPGA)实现。
[0011] 所述的带通滤波器由低通滤波器和高通滤波器构成。
[0012] 所述的磁通门微小信号检测系统设有直流稳压电源模块。
[0013] 本发明涉及上述系统的磁通门微小信号检测方法，首先将频率为f〇/2正弦波经功 率放大后对磁通门传感器的激励线圈进行饱和激励，生成频率为fo磁通门信号，该磁通门 信号经滤波并进行模数(AD)转换后，与两路正交的参考信号进行互相关检测得到二次谐波 信号及其幅值与相位，最后该二次谐波信号经数模(DA)转换后带动负载工作。
[0014] 所述的磁通门微小信号检测方法具体包括以下步骤：
[0015] 1)产生频率为fo/2的正弦波信号并经功率放大后输入激励线圈；
[0016] 2)感应线圈输出频率为的fo磁通门信号并通过带通滤波降低噪声；
[0017] 3)进行模数转换将磁通门信号转换为数字信号；
[0018] 4)将磁通门信号与参考信号进行互相关检测得到其中的二次谐波信号；
[0019] 5)计算得到二次谐波信号的幅值与相位；
[0020] 6)通过数模转换，将二次谐波信号转换为模拟信号带动负载工作。
[0021 ] 所述的fQ频率范围为ΙΟΚΗζ~5MHz。
[0022] 所述的两路参考信号为^(1〇和rc(k)，其中： 频率都为&，]1 = ;^/^()，1^ = 0，1，...，（11\111-1)，;^为采样频率，1]1为周期数。
[0023] 所述的二次谐波信号的幅值
，相位为
技术效果
[0024] 与现有技术相比，本发明利用FPGA实现相关运算处理，减少了信号传输的滞后性， 噪声抑制能力强，信号处理便利，同时其测量精度高，可以检测纳伏级的微弱信号。
【附图说明】
[0025]图1为基于FPGA的磁通门微小信号检测系统的结构示意图；
[0026]图2为磁通门微小信号检测方法的流程示意图；
[0027]图3为参考信号生成过程框图；
[0028]图4为处理模块中信号处理示意图；
【具体实施方式】
[0029]下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行 实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施 例。 实施例1
[0030] 如图1所示，本实施例中磁通门微小信号检测系统包括:检测模块、处理模块和输 出模块，其中：检测模块将磁通门信号转化为数字信号传送到处理模块，该处理模块处理后 得到二次谐波信号并传送到输出模块。
[0031] 所述的检测模块包括:磁通门传感器、差分放大器以及带通滤波器，其中：磁通门 传感器、差分放大器和带通滤波器依次串联，带通滤波器另一端连有模数转换器。该磁通门 传感器另一端连有第一功率放大器。
[0032]所述的处理模块包括:DDS发生器、数字相敏检波器、第一低通滤波器和运算处理 器，其中：数字相敏检波器、第一低通滤波器和运算处理器相连，数字相敏检波器另一端与 模数转换器相连，DDS发生器与第一功率放大器相连。该处理模块通过FPGA来实现。
[0033] 所述的输出模块包括:液晶显示器、数模转换器和第二低通滤波器，其中：液晶显 示器与所述运算处理器相连，数模转换器分别与第二低通滤波器和运算处理器相连，第二 低通滤波器另一端经第二功率放大器与负载相连。
[0034] 如图2所示，本实施例中的磁通门微小信号检测方法为:首先将频率为fo/2正弦波 经功率放大后对磁通门传感器的激励线圈进行饱和激励，生成频率为fo磁通门信号，该磁 通门信号经滤波并进行模数转换后，与两路参考信号进行互相关检测得到二次谐波信号及 其幅值与相位，最后该二次谐波信号经数模转换后带动负载工作。
[0035]步骤1、产生频率为fo/2的正弦波信号并经功率放大后输入激励线圈。由处理模块 中的DDS发生器生成频率为fo/2正弦波激磁电源，经第一功率放大器放大后，对磁通门传感 器中的激励线圈进行饱和激励。在磁通门传感器中的高导磁率的铁芯周围分别围绕有激励 线圈和感应线圈，在频率为fo/2的正弦波激磁电源激励下，铁芯被激励线圈中产生的磁场 周期性的饱和磁化，感应线圈在外部磁场的作用下产生与外部磁场强度成一定比例的输出 电压，经滤波处理可以得到频率为fo的磁通门信号。
[0036]步骤2、感应线圈输出频率为的fo磁通门信号并通过带通滤波降低噪声。磁通门信 号经过差分放大器放大后，再通过带通滤波器，使得与该信号混杂的噪声得到初步抑制。所 述带通滤波器由低通滤波器和高通滤波器组合成，分别设定其拐点频率，使得带通滤波器 的中心频率为载波频率ω Q = 23if〇。
[0037] 步骤3、将磁通门信号转换为数字信号。经AD转换器采样，转换成数字信号，通过数 据线并行送入设置于FPGA中的处理模块。
[0038] 步骤4、将磁通门信号与参考信号进行互相关检测得到其中的二次谐波信号。
[0039]如图3所示，所述的参考信号的生成依据了 DDS发生器的原理，由FPGA内部的逻辑 单元生成。相