稳定dc电源电路的制作方法

专利名称：稳定dc电源电路的制作方法
技术领域：
本发明涉及一种稳定DC(直流)电源电路(稳定DC电源单元)以及更具体地涉及一种具有限制输出电流功能的稳定DC电源电路。
背景技术：
图5示出稳定DC电源电路的常规例的电路图(等效电路图)。图5的稳定DC电源电路101(此后简称为“电源电路101”)包括输出晶体管Q1、驱动晶体管Q3、用于对输出电压Vo分压的分压电阻R1和R2、误差放大器7、基准电压源8以及输出限流电路102。
图6示出体现输出限流电路102内部电路的电源电路101的电路图。图6所示的输出限流电路102包括差分放大器4、恒流源5以及电阻R103和R104。在图6中，差分放大器4将由输出晶体管Q1的基极电流IB1与电阻R103的电阻值乘积所表示的电位VA与由从恒流源5输出的恒流I1与电阻R104的电阻值的乘积所表示的电位VB进行比较。
如果输出晶体管Q1的基极电流IB1随着电源电路101的Io的增加而增加，直到VA超过VB，差分放大器4就开始从误差放大器7抽出电流，由此最终减少为要从误差放大器7被提供给驱动晶体管Q3基极的零电流。这样，输出限流电路102(差分放大器4)限制输出晶体管Q1的基极电流IB1，由此限制输出电流Io。
图7示出采用与输出限流电路102不同的输出限流电路102a的电源201的电路图。在图7中，与图5和图6相同的器件用相同标号表示。输出晶体管Q1的基极电流IB1流过集电极和基极短路而电阻器R103接地的晶体管Q4。电源电路201中的输出限流电路102a包括晶体管Q5以及电阻R103和R104，在电源电路201中，晶体管Q4、Q5形成电流镜电路，因此晶体管Q5的集电极电流与晶体管Q4的集电极电流成比例地增加。即，如果输出晶体管Q1的基极电流IB1随增加的输出电流Io增加，晶体管Q5开始从误差放大器7抽出电流，由此最终消除要从误差放大器7被提供给驱动晶体管Q3基极的电流。这样，电源电路201中的输出限流电路102a用来限制输出晶体管Q1的基极电流IB1，由此限制输出电流Io。
下面将考虑图6的电源电路101。可建立输出电流Io大小满足关系VA＝VB的门限值，即输出限流电路102开始限制输出电流Io增加的门限值被称为输出峰值电流(限制电流、限流值)Iop。
在输出电流Io受到限制的情况下，输出晶体管Q1的基极电流IB1的大小很大程度地取决于输出晶体管Q1的电流放大因子hFE1。输出晶体管Q1的电流放大因子hFE1又随着制造工序的变化而变化，另外随着与输入电压Vi以及环境温度的改变而变化。另外，电阻R103、R104的电阻值也随着制造工序以及环境温度的变化而变化。
由于输出峰值电流Iop表示建立VA＝VB关系时输出电流Io的大小，它受到电流放大因子hFE1以及电阻R103、104的电阻值变化的影响。即，输出峰值电流IOP的值很大程度上随制造工序的变化以及输入电压Vi和环境温度的改变而变化。
例如，如果电流放大因子hFE1由于制造工序等的变化而减小，则输出峰值电流Iop减小。另外，如果由于制造工序的变化，电阻R104的电阻值降低至小于设计值(目标值)的水平或电阻R103的电阻值升高至超过设计值(目标值)的水平，则在基极电流IB1较小值处建立VA＝VB的关系。
在电源电路101的输出的额定电流为300mA(或安装有电源电路101的电源IC的额定电流)的情况下，则一般希望输出峰值电流IOP(输出峰值电流IOP的规准值)为大约330-400mA。然而，在常规的例子中，输出峰值电流IOP很大程度地取决于如上所述的电流放大因子hFE1和电阻R103、R104电阻值的变化，因此规准值变为大约330-600mA或更大。
要注意图6或图7所示电源电路或除去输出晶体管Q1以外的该电路经常被用作电子设备中的稳定DC电源集成电路(IC)，所述电子设备用于记录信息至/自以小型盘只读存储器(CD-ROM)、数字多功能只读存储器(DVD-ROM)、数字多功能随机存取存储器(DVD-RAM)等表示的记录介质。非常希望这些电子设备是更紧凑、更薄和更廉价的。
一般来说，当电压作用于稳定DC电源IC时，稳定DC电源IC所能提供的最大电流(最大容量电流)，即输出峰值电流IOP瞬时流动。因此，需要将在稳定DC电源IC前级提供的器件的电流容量设置成能提供这种输出峰值电流IOP的值。
例如，在如上所述采用常规稳定DC电源IC并且额定输出电流为300mA的情况下，输出峰值电流IOP的规准值变为例如600mA或更大，因此需要将前级器件的电流容量设定为至少600mA。这样的电流容量的增加从整体上说会提高电子设备的尺寸和成本。
考虑到这些问题，公开号为2000-270469号日本专利申请(下文中称之为专利文献1)提出一种电路，它减少由早期效应造成的输出晶体管的输出峰值电流的变化。
另外，公开号为H03-136112(1991)号日本专利申请(下文中称之为专利文献2)提出一种通过将电流检测电阻插入到输入端和输出晶体管之间以基于产生在该电流检测电阻两端的电压而限制输出电流，由此减少输出峰值电流变化的电路。
如上所述，输出峰值电流IOP的增大导致前级提供的电流容量的增加。要求尽可能减小前级器件的电流容量以从整体上减小电子设备的成本和尺寸。即，减少输出峰值电流IOP的变化是很重要的。
专利文献1中公开的电路未考虑到因为制造工序和温度的变化造成的输出晶体管电流放大因子的变化并因此对输出峰值电流中的变化的抑制效果不够。
另一方面，在专利文献2公开的电路中，电流检测电阻的电阻值变化或该电阻值温度的改变对输出峰值电流形成影响，因此所公开的电路不是在任何情况下都具有抑制输出峰值电流变化的足够效果。此外，要求充分降低电流检测电阻的电阻值，由此该电流检测电阻占据相当大的面积。因此专利文献2的技术对稳定DC电源IC而言不是最理想的。
尽管已对双极型晶体管使用中产生的问题进行了说明，但在使用场效应管时也会发生同样的问题。

发明内容
有鉴于此而作出本发明，本发明的一个目的是提供能减少由于制造工序变化而产生的输出电流限制中的变化的稳定DC电源电路。
为了实现该目的，根据本发明，在输入端和输出端之间配有输出晶体管的稳定DC电源电路包括对输出晶体管的输出电流进行限流的输出限流电路；以及校正由输出晶体管控制电极的物理量与输出晶体管的输出电流之间的关系变化造成的输出电流限制中的变化的校正电路。
例如，校正电路包括校正晶体管，它通过与输出晶体管相同的制造工序制造并形成，与输出晶体管具有相同关系的制造工序变化的趋势，并使用校正晶体管由此校正由于关系变化造成的输出晶体管的输出电流的限制中的变化。
通过使用校正晶体管，可抵消输出晶体管处的关系(电流放大因子等)的制造工序变化，由此校正(抑制)由输出限流电路产生的上述限制的变化。
此外，例如校正晶体管还具有与输出晶体管相同关系的温度依赖性。
因此能校正由于输出晶体管中的关系(电流放大因子等)的温度变化引起的上述限制的变化。
此外，例如输出晶体管为双极型二极管，控制电极处的物理量和输出电流之间的关系为电流放大因子，而校正电路包括通过与输出晶体管相同制造工序制造并形成以使其自身电流放大因子在因为制造工序变化的输出晶体管电流放大因子增加的同时增加的校正晶体管，另外校正电路使用校正晶体管以校正由输出晶体管的电流放大因子变化所引起的输出晶体管输出电流的限制中的变化。
此外，例如输出晶体管为场效应管，控制电极的物理量和输出电流之间的关系是互导，并且校正电路包括通过与输出晶体管相同工序制造并形成以使其自身的互导在制造工序变化引起的输出晶体管互导增加的同时增加的校正晶体管，另外校正电路使用校正晶体管以校正由输出晶体管的互导变化引起的输出晶体管的输出电流的限制中的变化。
此外，例如输出晶体管为双极型晶体管，控制电极处的物理量和输出电流之间的关系为电流放大因子，而输出限流电路基于作为输出晶体管基极电流的检测电流而限制输出晶体管的输出电流。
此外，例如输出晶体管为场效应管，控制电极处的物理量和输出电流之间的关系为互导，而输出限流电路基于反映输出晶体管的输出电流和输出晶体管的互导的检测电流而限制输出晶体管的输出电流。
具体地说，输出限流电路例如包括在其第一输入端接收与检测电流对应的检测电位并将检测电位与第二输入端处提供的基准电位比较的差分放大器，另外输出限流电路使用差分放大器的输出以限制输出电阻的输出电流。
例如，如果检测电位大于基准电位，差分放大器限制检测电流以限制输出晶体管的输出电流。
此外，输出限流电路例如包括检测电流镜电路以使检测电流比例地倍增并将其输出，输出限流电路使用检测电流镜电路的输出电流以限制输出晶体管的输出电流。
因此可能减少电源电路的元件数量。
此外，检测电位例如是由流过连接于第一输入端的第一电阻的电流确定的，而基准电位是由流过连接于第二输入端的第二电阻的电流确定的。
此外，第一和第二电阻较为有利地是通过相同制造工序制造产生的相同类型的电阻。
因此，第一和第二电阻相同程度地受制造工序和环境温度变化的影响，因此有希望抑制由第一和第二电阻之间的变化差产生的上述限制的变化。
此外，第一和第二电阻可以是可变电阻。
因此可使第一和第二电阻的阻值更靠近设计值。即可很大程度地减少由例如制造工序等的变化造成的电阻值的变化，结果能进一步抑制上述限制的变化。
此外，输出晶体管和校正晶体管例如均为双极型晶体管，控制电极处的物理量和输出电流之间的关系是电流放大因子，另外输出限流电路基于作为输出晶体管的基极电流以及从校正晶体管获得的校正电流的检测电流来限制输出晶体管的输出电流。
由于输出晶体管和校正晶体管的电流放大因子相同程度地受变化因素的影响，通过既基于检测电流又基于校正电流而限制输出晶体管的输出电流，可抵消变化因子的影响，由此抑制上述限制的变化。
具体地说，例如校正电路将恒定电流提供给校正晶体管的基极以输出作为校正电流的校正晶体管的输出电流(该配置例在下文中称之为“第一配置例”)。
因此，如果输出晶体管的电流放大因子沿变得相对较大的方向变化时，例如作为输出晶体管基极电流的检测电流变得相对较小。另一方面，在这种情况下校正晶体管的电流放大因子也沿变得相对较大的方向变化，由此作为校正晶体管输出电流(发射极电流或集电极电流)的校正电流变得相对较大。因此，例如通过利用检测电流和校正电流的总和抵消变化，从而抑制上述限制的变化。要注意与第一配置例对应的电路是此后由例如图1电路例示的。
更具体地说，校正电路例如将恒定电流作为校正晶体管的输出电流提供，以输出作为校正电流的校正晶体管的基极电流(该配置例在下文中称之为第二配置例)。
因此，如果输出晶体管的电流放大因子沿变得相对较大的方向变化时，例如检测电流和校正电流均变得相对较小。通过利用这些电流放大因子变化的组合，可抑制限制的变化。要注意与第二配置例对应的电路是此后由例如图1电路例示的。
更具体地说，校正电路例如包括校正电流镜电路以比例地倍增校正电流并将其作为校正晶体管的基极电流提供，从而作为校正电流输出校正晶体管的输出电流(该配置例在下文中称之为第三配置例)。
更具体地说，校正电路例如包括校正电流镜电路以比例地倍增校正电流并将其作为校正晶体管的输出电流提供，从而作为校正电流输出校正晶体管的基极电流(该配置例在下文中称之为第四配置例)。
根据第三和第四配置例，减少电源电路元件的数量变得可能。要注意与第三和第四配置例对应的电路是此后分别由例如图9、图10的电路例示的。
此外，输出晶体管和校正晶体管例如均为场效应管，控制电极处的物理量和输出电流之间的关系为互导，另外输出限流电路基于反映输出晶体管的输出电流和输出晶体管的互导的检测电流并基于从校正晶体管处获得的校正电流来限制输出晶体管的输出电流。
由于输出晶体管与校正晶体管的的互导相同程度地受到变化因子的影响，通过既基于检测电流又基于校正电流而限制输出晶体管的输出电流，可例如抵消变化因子的影响，从而抑制上述限制的变动。
具体地说，校正电路例如将恒定电压作为校正晶体管的栅极电压提供，以输出作为校正电流的校正晶体管的输出电流(该配置例在下文中称之为“第五配置例”)。
更具体地说，校正电路将恒定电流作为校正晶体管输出电流提供，以输出与校正晶体管的栅极电压对应的电流作为校正电流(该配置例在下文中称之为第六配置例)。
更具体地说，校正电路包括校正电流镜电路以比例地倍增检测电流并将其输出，以施加与校正电流镜电路的输出电流对应的电压到校正晶体管的栅极，由此将校正晶体管的输出电流作为校正电流输出(该配置例在下文中称之为第七配置例)。
要注意与第五配置例对应的电路是通过例如图17和图20的电路例示的。要注意与第六和第七配置例对应的电路是通过例如图18和图21的电路例示的。
更具体地说，例如在第一或第五配置例中，输出限流电路包括差分放大器，它在其第一输入端接收与检测电流对应的检测电位并将该检测电位与在第二输入端提供的基准电位比较，如果检测电位大于基准电位，差分放大器就限制检测电流以限制输出晶体管的输出电流，并且使校正电流流动以提高检测电位。
更具体地说，例如在第二或第六配置例中，输出限流电路包括差分放大器，它在其第一输入端接收与检测电流对应的检测电位并将该检测电位与在第二输入端提供的基准电位比较，如果检测电位大于基准电位，差分放大器就限制检测电流以限制输出晶体管的输出电流，并且使校正电流流动以提高基准电位。
更具体地说，例如在第三、第四、第五或第七配置例中，输出限流电路包括检测电流镜电路以比例地倍增检测电流并将其输出，输出限流电路使用检测电流镜电路的输出电流从而限制输出晶体管的输出电流，另外不仅检测电流还有校正电流均流过设置在检测电流镜电路的输入侧并形成检测电流镜电路的第一电阻。
此外，例如输出晶体管为场效应管，控制电极的物理量与输出电流之间的关系是互导，并且输出限流电路基于反映输出晶体管的输出电流和输出晶体管互导的反映电位来限制输出晶体管的输出电流。
此外，例如输出晶体管为场效应管，控制电极的物理量与输出电流之间的关系是互导，并且输出限流电路基于反映输出晶体管输出电流和输出晶体管互导的反映电位并基于反映校正晶体管互导的物理量来限制输出晶体管的输出电流。
通过利用反映电位可抑制上述限制的变化。要注意利用反映电位的电路是此后通过例如图26和图27例示的。
此外，校正晶体管例如由多个校正晶体管构成。
因此能进一步抑制上述限制的变化。
此外，例如校正晶体管由多个校正晶体管构成，校正电流镜电路由多个校正晶体管构成，每个校正晶体管被分配以构成校正电流镜电路的每个晶体管。
还能进一步抑制上述限制的变化。此外希望能在输出电压受到限制的情况下，提高电源电路的输出电流和输出电压之间的关系。
此外，例如输出晶体管的两个导通电极中的一个和校正晶体管的两个导通电极中的一个被共同连接于从外部提供有输入电压的输入端。
因此，如果输入电压变化，输出晶体管的导通电极和校正晶体管的导通电极之间的电压(发射极-集电极电压或源极-漏极电压)(大致)以相同量变化，由此输出晶体管以及校正晶体管的电流放大因子或互导受到早期效应的相似影响。因此，可使用由于输入电压变化造成的校正晶体管的电流放大因子或互导的变化来抵消例如输出晶体管的那些变化，从而抑制前述限制相对于输入电压变化的变化。
此外，例如任何一个前述稳定DC电源电路可被用来配置电子设备。
如上所述，根据本发明的稳定DC电源电路能减少由制造工序变化等引起的输出电流限制的变化。因此，通过将根据本发明的稳定DC电源电路用来配置电子设备，可从整体上降低成本并减小电子设备的尺寸。


图1是根据本发明第一实施例的稳定DC电源电路的电路图；图2是根据本发明第二实施例的稳定DC电源电路的电路图；图3是示出图1的稳定DC电源电路的修正例的电路图；图4是表示在常规稳定DC电源电路和根据本发明的稳定DC电源电路中的输出峰值电流的变化因子依赖性的曲线图。
图5是常规稳定DC电源电路的电路图；图6是图5的常规稳定DC电源电路的详细电路图；图7是另一常规稳定DC电源电路的电路图；图8是图1等的恒定电流源的电路图；图9是根据本发明第三实施例的稳定DC电源电路的电路图；图10是根据本发明第四实施例的稳定DC电源电路的电路图；图11是根据本发明第五实施例的稳定DC电源电路的电路图；图12是根据本发明第六实施例的稳定DC电源电路的电路图；图13是表示图1等的输出电流和输出电压之间的关系的曲线图；图14是表示图1电路一部分的修正例的电路图；图15是表示图2电路一部分的修正例的电路图；图16是可用作图1等的输出晶体管和校正晶体管的晶体管结构的横截面图；图17是根据本发明第七实施例的稳定DC电源电路的电路图；
图18是根据本发明第八实施例的稳定DC电源电路的电路图；图19是示出图17稳定DC电源电路修正例的电路图；图20是根据本发明第九实施例的稳定DC电源电路的电路图；图21是根据本发明第十实施例的稳定DC电源电路的电路图；图22是根据本发明第十一实施例的稳定DC电源电路的电路图；图23是根据本发明第十二实施例的稳定DC电源电路的电路图；图24是表示图17电路一部分的修正例的电路图；图25是表示图18电路一部分的修正例的电路图；图26是根据本发明第十三实施例的稳定DC电源电路的电路图；图27是表示图26的稳定DC电源电路的修正例的电路图；以及图28是配有图1等的稳定DC电源电路的记录介质驱动装置的外部视图。
具体实施例方式
第一实施例下面将对根据本发明的稳定DC(直流)电源电路(稳定DC电源单元)的第一实施例进行说明。图1是根据第一实施例的稳定DC电源电路1(下文中简称为“电源电路1”)的电路图。
电源电路1包括由PNP双极型晶体管构成的输出晶体管Q1；由NPN双极型晶体管构成的驱动晶体管Q3；限制电源电路1输出电流Io大小的输出限流电路2；校正(抑制)由输出限流电路2限制的输出电流Io的大小变化的校正电路3；分压电阻R1、R2；误差放大器7以及基准电压源8。
输出限流电路2包括差分放大器、电阻R3和R4以及恒流源5。校正电路3包括由PNP双极型晶体管构成的校正晶体管Q2以及恒流源6。
为输入端10提供来自外部稳压的输入电压Vi(例如12VDC)。输入端10共同连接于校正晶体管Q2的发射极、输出晶体管Q1的发射极、恒流源5的输入侧。
输出晶体管Q1的集电极连接于输出端11，电源电路1的输出电压Vo输出于此输出端11，另外还连接于经由包含分压电阻R1、R2的串联电路保持在0V电位(GND)的接地线9。在误差放大器7中，其反相输入端(-)被提供以分压电阻R1、R2之间的节点的电位，并且其非反相输入端(+)被提供以通过基准电压源输出的基准电位Vref。
恒流源5的输出侧经由电阻R4连接于接地线9并连接于差分放大器4的非反相输入端(+)。由恒流源5输出的恒定电流(其大小由I1表示)流过电阻R4并流入接地线9。另一方面，差分放大器4的反相输入端(-)连接于驱动晶体管Q3和电阻器R3之间的节点并且连接于校正晶体管Q2的集电极。
恒流源6的输入侧连接于校正晶体管Q2的基极，并且其输出侧连接于接地线9。由恒流源6输出的恒定电流(其大小由I2表示)作为校正晶体管Q2的基极电流而流入接地线9。尽管电源电路1是通过例如半导体衬底上多个层的外延生长、杂质扩散等方法制成的，然而校正晶体管Q2的基极电流是恒定的。因此，该基极电流的大小不受半导体制造工序变化或环境温度改变的影响。流过电阻R4的电流也是恒定的，因此其大小也不受影响。
驱动晶体管Q3的集电极连接于输出晶体管Q1的基极，另外其发射极经由电阻器R3连接于接地线9。该驱动晶体管Q3的基极连接于误差放大器7的输出以及差分放大器4的输出。要注意差分放大器4的反相输入端(-)和非反相输入端(+)的电位分别被称为检测电位V1(在某些场合下由“V1”指示)以及基准电位V2(在某些场合下由“V2”指示)。
输出晶体管Q1和校正晶体管Q2是通过在同一制造工序中将p型半导体形成在n型半导体两侧而形成的。输出晶体管Q1和校正晶体管Q2的电气特性(电流放大因子等)随着它们是通过仅形成双极型晶体管的工序、还是通过形成双极型互补金属氧化物半导体(BICMOSs)的工序、还是形成高击穿电压晶体管的工序而变化(即那些特性随杂质扩散密度、制造时半导体衬底温度、制造步骤中的差异等而变化)。在形成输出晶体管Q1和校正晶体管Q2时，使这些制造工序的条件相同(即采用相同制造工序)。因此，在输出晶体管Q1和校正晶体管Q2之间的电气特性上(电流放大因子等)几乎没有由制造工序中的差异造成的差异(理想上没有差异)。然而，电流放大因子每当制造时就会有变化(制造中的变化)，即使它们在同一制造工序中形成。
因此，输出晶体管Q1和校正晶体管Q2被形成以使它们在制造过程中在电流放大因子方面具有相同变化趋势(制造中的变化)。即，输出晶体管Q1和校正晶体管Q2被形成以使它们各自的电流放大因子hFE1和hFE2由于制造工序的变化而沿相同方向变化相同程度。
此外，输出晶体管Q1和校正晶体管Q2被形成，以使其各自的电流放大因子的温度依赖性(工作中，电流放大因子就温度改变而改变的特性)可具有相同的趋势。即，输出晶体管Q1和校正晶体管Q2被形成以使它们各自的电流放大因子hFE1和hFE2就相同程度的温度变化(电源电路工作时的温度变化)而沿相同方向改变相同程度。要注意这里提到的温度指输出晶体管Q1和校正晶体管Q2的环境温度并被认为是电源电路1的环境温度。
上述现象“电流放大因子hFE1和hFE2制造工序变化依赖性和温度依赖性具有相同趋势”在下文中被称为“特性相似性α”以便阐述。即，例如这种表达被用于下列情况输出晶体管Q1和校正晶体管Q2被形成以具有特性相似性α，或校正晶体管Q2具有与输出晶体管Q1相关的特性相似性。
为使输出晶体管Q1和校正晶体管Q2具有特性相似性α，理想地它们具有相同形状。这里的形状例如表示其中形成双极型晶体管的半导体形状。即，在输出晶体管Q1和校正晶体管Q2之间的比较中，其中形成发射极、集电极和基极的半导体区域的形状理想地为相同的，并且这些半导体区域具有相同的位置关系(相同横截面结构)。
此外，在输出晶体管Q1和校正晶体管Q2的比较中，不仅其中形成双极型晶体管的半导体形状可以相同，而且连接于半导体区域的电极形状也可以相同。即，输出晶体管Q1和校正晶体管Q2的形状可以是相同的，这包括形成半导体区域的发射极和连接于它的发射极电极之间的位置关系和大小关系、形成半导体区域的集电极和连接于它的集电极电极之间的上述关系以及形成半导体区域的基极和连接于它的基极电极之间的上述关系。
为使输出晶体管Q1和校正晶体管Q2具有特性相似性α，它们理想上具有上述形状的相同尺寸(大小)。然而，由于校正晶体管Q2只需有相对较小的输出电流容量，因此能根据所需输出电流容量使校正晶体管Q2的尺寸小于输出晶体管Q1的尺寸，同时保持两晶体管之间的形状相同。
尽管理想上输出晶体管Q1和校正晶体管Q2如上所述具有相同形状和相同尺寸，但只要这些晶体管具有特性相似性α，它们的形状和尺寸就不一定要完全相同。例如，如果输出晶体管Q1和校正晶体管Q2已形成为垂直PNP晶体管，电流放大因子不依赖于集电极扩散区的宽度(衬底表面方向的宽度)，因此它们具有不同的集电极扩散区宽度。
图16是垂直PNP晶体管80的横截面配置例。可将PNP晶体管80用作输出晶体管Q1和校正晶体管Q2。
以相对高浓度扩散N型杂质的掩埋扩散层82被形成在P型衬底81上，在其上还通过扩散工序形成有提供PNP晶体管80集电极电流流动路径的低阻抗P型掩埋扩散层83。通过使杂质扩散入通过外延生长而形成在衬底81上的N型外延生长层，P型集电极扩散区85C、N型基极扩散区85B以及P型发射极扩散区85E(在下文的某些场合中被分别简称为扩散区85C、85B和85E)被形成在该N型外延生长层中。
这些扩散区85C、85B和85E沿衬底81表面方向以N型阱84沿衬底81表面方向出现在这些扩散区85C、85B和85E之间的方式彼此分离。在衬底81的厚度方向上，阱84出现在扩散区85B和掩埋扩散层83之间以及扩散区85E和掩埋扩散层83之间，由此PNP晶体管80的基极区被形成在并排形成的基极扩散区85B和阱84B之间。集电极扩散区85C形成在扩散区85E等的更深处以直接与掩埋扩散层83接触。要注意P型元件分离区86、87形成在衬底81的水平方向上，在输出晶体管80的外部。
在如上所述形成的PNP晶体管80中，如箭头88所示，电流从发射极扩散区85E经由阱84流向作为集电极区一部分的掩埋扩散层83。即，由于电流沿垂直于衬底81表面的方向流过基极，PNP晶体管80是垂直PNP晶体管。这种垂直PNP晶体管80的电流放大因子不依赖于沿衬底81表面方向的集电极扩散区85C的宽度。
在由此配置的图1的电源电路1中，误差放大器7控制驱动晶体管Q3的基极电流，以使分压电阻R1、R2之间的节点的电位等于基准电位Vref，由此控制输出晶体管Q1的基极电流(基极电位)。这样，输出电压Vo被稳压到预设的电压值。
输出晶体管Q1的基极电流以及校正晶体管Q2的电流流过电阻R3。因此用IB1表示输出晶体管Q1的基极电流，用IC2表示校正晶体管Q2的集电极电流，并用R3表示电阻R3的阻值，通过下面的等式(1)给出检测电位V1(其中驱动晶体管Q3的基极电流被忽略)。
V1＝(IB1+IC2)×R3...(1)此外，通过使用输出晶体管Q1和校正晶体管Q2的电流放大因子hFE1和hFE2，等式(1)变形为下面的等式(2)。
V1＝(Io/hFE1+hFE2·I2)×R3...(2)另一方面，通过用R4表示电阻R4的阻值，通过下列等式(3)给出基准电位V2。
V2＝I1×R4...(3)如果输出电流Io等于或小于电源电路1所能稳定输出的额定电流，检测电位V1则小于基准电位V2。如果一旦在施加输入电压Vi后暂时流过大于该额定电流的输出电流Io，从而使检测电位V1大于基准电位V2，差分放大器4就开始从误差放大器7抽出电流，直到最后没有电流从误差放大器7提供至驱动晶体管Q3的基极为止。这样，输出限流电路2(差分放大器4)工作以限制输出晶体管Q1的基极电流IB1，由此限制输出晶体管Q1的集电极电流，即输出电流Io。
要注意可建立V1＝V2关系的输出电流的大小，即输出限流电路2开始限制输出电流Io增加的门限电流值被称为输出峰值电流(限制电流、限流值)Iop。
由于输出晶体管Q1和校正晶体管Q2具有如上所述的特性相似性α，电流放大因子hFE1和hFE2相同程度地受到半导体制造工序变化和环境温度变化的影响。此外，输出晶体管Q1和校正晶体管Q2的发射极均连接于输入端10，因此当输入电压Vin变化时，发射极-集电极电压(近似)相同量地变化。即，如果输入电压Vin变化时，由于早期效应，电流放大因子hFE1和hFE2相同程度地变化。
如果由于制造工序变化、环境温度变化、输入电压Vi变化等，电流放大因子hFE1变得相对较小，相同输出电流Io的基极电流IB1的大小变得相对较大，然而电流放大因子hFE2同样变得相对较小，由此校正晶体管Q2的集电极电流IC2的大小变得相对较小。即，输出晶体管Q1的基极电流IB1和校正晶体管Q2的集电极电流IC2呈相反方向变化，因此电流放大因子hFE1变化，检测电位V1的变化小于图5和图6的常规例的情况。
这样，通过电源电路1，产生与电流放大因子hFE1对应的输出峰值电流IOP的变化(离已建立的目标值的误差)被校正(抑制)。
在本实施例中，输出晶体管Q1的基极电流IB1作为用来检测输出电流Io的检测电流，而校正晶体管Q2的集电极电流IC2作为校正电流。基于这些检测电流和校正电流，输出限流电路2限制输出电流Io。要注意电流放大因子hFE1当然地表示来自作为输出晶体管Q1控制电极的基极电极的基极电流的物理量与输出晶体管Q1的集电极电流(输出电流Io的大小)之间的关系。
第二实施例下面将对根据本发明的稳定DC电源电路(稳定DC电源单元)的第二实施例进行说明。图2是根据本发明第二实施例的稳定DC电源电路的电路图(下文中简称为“电源电路1a”)。在图2中，与图1相同的部分由相同标号表示，从而原则上省去相同部分的重复说明。
电源电路1a包括输出晶体管Q1；驱动晶体管Q3；用于限制电源电路1a的输出电流Io大小的输出限流电路2a；用于校正(抑制)由输出限流电路2a限制的输出电流大小变化的校正电路3a；分压电阻R1和R2、误差放大器7以及基准电压源8。即，电源电路1a具有与图1相同的电路结构和工作方式，除了图1中的电源电路1中的输出限流电路2和校正电路3分别被代替以输出限流电路2a和校正电路3a外。在下面的阐述中，将注意力放在与电源电路1不同的地方，并省去对相同点的说明。
与图1的校正电路3相同，校正电路3a包括校正晶体管Q2和恒流源6。然而在校正电路3a的校正晶体管Q2中，其发射极连接于输入端10、其基极连接于差分放大器4的非反相输入端(+)而其集电极连接于恒流源6的输入侧。校正电路3a中的恒流源6的输出侧连接于接地线9。即，校正晶体管Q2的集电极电流提供恒定电流I2并被配置成不受半导体制造工序的变化以及环境温度改变的影响。
与图1的输出限流电路2相同，输出限流电路2a包括差分放大器4、恒流源5以及电阻R3和R4并具有与图1的输出限流电路2之间的相同连接关系。然而尽管如上所述在图1的输出限流电路2中，校正晶体管Q2的集电极连接于输出限流电路2a中的差分放大器4的反相输入端(-)，但连接晶体管Q2的基极也能连接于差分放大器4的非反相输入端(+)。
因此，通过忽略驱动晶体管Q3的基极电流并用IB2表示校正晶体管Q2的基极电流，可分别用下面的等式(4)和(5)给出检测电位V1和基准电位V2。
V1＝IB1×R3 ＝Io/hFE1×R3...(4)V2＝(I1+IB2)×R4 ＝(I1+I2/hFE2)×R4...(5)由于输出晶体管Q1和校正晶体管Q2具有如前所述的特性相似性α，因此电流放大因子hFE1和hFE2相同程度地受到半导体制造工序和环境温度变化的影响。此外，输出晶体管Q1和校正晶体管Q2的发射极各自连接于输入端10，因此当输入电压Vin变化时，发射极-集电极电压(近似)相同量地变化。即，如果输入电压Vin变化，由于早期效应，电流放大因子hFE1和hFE2相同程度地变化。
因此，如果由于制造工序、环境温度、输入电压Vi等的变化使得电流放大因子hFE1变得相对较小，在相同输出电流Io处的基极电流IB1的大小变得相对较大以使检测电位V1增加。另一方面，在这种情况下电流放大因子hFE2同样变得相对较小，因此作为校正晶体管Q2校正电流的基极电流IB2的大小变得相对较大，从而也使基准电位V2增加。也就是说，检测电位V1和基准电位V2响应于电流放大因子hFE1的变化而相同程度地改变，由此校正(抑制)对应于电流放大因子hFE1变化而发生的输出峰值电流IOP的变化(离已建立目标值的误差)。
此外，在第一、第二和后面叙述的所有实施例中，可以相同制造工序制造产生电阻R3、R4。例如，在整个电源电路1或1a或电阻R3、R4被形成在半导体衬底上的情况下，通过杂质扩散等形成的电阻R3、R4的电气特性(阻抗值与温度系数)由于杂质扩散量的变化、以及不同方向、不同制造工序的不同量而变化。
尽管能将由于制造工序的变化造成的电阻的电气特性变化减少为零，通过相同制造工序(诸如杂质扩散量和制造步骤)制造电阻R3、R4，这些电阻相同程度地受到制造工序和环境温度的影响，由此减少由于电阻R3、R4之间特性变化差异造成的输出峰值电流IOP的变化。例如，电阻R3、R4可同时形成在相同半导体衬底上。
此外，在第一、第二和后面叙述的所有实施例中，可提供相同类型的电阻R3、R4。电阻R3、R4也可以是相同的。例如，当电源电路1或1a或电阻R3、R4的整体被形成在半导体衬底上时，通过杂质扩散形成的电阻R3、R4的电气特性(阻抗值与温度系数)在形成电阻的部分上可具有相同杂质扩散量和相同的形状、尺寸。
通过将电阻R3、R4制造成相同类型的电阻，它们相同程度地受到制造工序和环境温度变化的影响，由此减少由电阻R3、R4特性的不同变化造成的输出峰值电流IOP的变化。
此外，在第一、第二和后面叙述的所有实施例中，电阻R3、R4可以是阻值随外部信号等改变的可变电阻。通过将电阻R3、R4制成可变电阻，可将电阻R3、R4的阻抗值更靠近设计值。即能够大幅度地减少由制造工序变化导致的电阻值的变化，由此进一步减少输出峰值电流IOP的变化。
图3示出一种稳定DC电源电路1b(此后简称为“电源电路1b”)的电路图，其中图1的电源电路1中的电阻R3和R4被修正为可变电阻。相同的修正也能发生于图2的电源电路1a中。在图3中，与图1相同的那些部分由相同标号表示以在原则上省去对相同部分的重复说明。电源电路1b具有与图1的电源电路1相同电路结构和工作方式，除了图1中的电源电路1中的输出限流电路2被代替以输出限流电路2b外。在下面的阐述中，将注意力放在与电源电路1不同的地方，并省去对相同点的说明。
从图1和图3的比较中可以看出，在图3的电源电路1b中，图1的电阻R3被代替以电阻R13和R23，另外图1中的开关电路SW1和电阻R4被代替以电阻R14、R24和开关电路SW2。
开关电路SW1根据从外部提供的“外部信号a”的信号电平将电阻R13或R23连接于差分放大器4的反相输入端(-)。差分放大器4的反相输入端(-)经由通过开关电路SW1连接的电阻(即电阻R13或R23)连接于接地线9。开关电路SW2根据从外部提供的“外部信号b”的信号电平将电阻R14或R24连接于差分放大器4的非反相输入端(+)。差分放大器4的非反相输入端(+)经由通过开关电路SW2连接的电阻(即电阻R14或R24)连接于接地线9。
要注意在第一、第二和后面叙述的所有实施例中，可通过相同制造工序将电阻R3、R4制造成相同类型的可变电阻。例如，可通过相同制造工序将电阻R13、R23、R14和R24制造成相同类型的电阻。
图8示出图1使用的恒流源5的电路例子。在图8中，恒流源5包括四个晶体管Q51、Q52、Q53和Q54以及一个电阻R50。在图8中，电阻R50的一端提供有从基准电压源8输出的基准电压Vref并且晶体管Q53和Q54在它们的发射极提供有输入电压Vi(参见图1等)。藉此，恒流I1从晶体管Q54的集电极流向电阻R4。
如果以这种方式将恒流用作输出限流电流或校正电流，电源电路作为整体就具有更大的功耗和更多的器件数量，由此增加配有电源电路的集成电路(IC)的成本。有鉴于此，下面对用第三至第五实施例的电源电路作为包含很少数量器件并且不需要恒流的电源电路进行说明。
第三实施例首先将对根据本发明第三实施例的稳定DC电源电路(稳定DC电源单元)进行如下说明。图9是根据第三实施例的稳定DC电源电路1c(此后简称为“电源电路1c”)的电路图。在图9中用相同标号表示与图1中那些器件相同的器件，从而原则上省去对相同器件的重复说明。
电源电路1c包括输出晶体管Q1、驱动晶体管Q3、“由晶体管Q5、电阻R3和R4构成的输出限流电路2c”、“由校正晶体管Q2、晶体管Q6和电阻R5构成的校正电路3c”、晶体管Q4、分压电阻R1和R2、误差放大器7以及基准电压源8。晶体管Q4可被视为既是输出限流电路2c的器件又是校正电路3c的器件。晶体管Q4、Q5、Q6均为NPN双极型晶体管。如上所述，输出晶体管Q1和校正晶体管Q2被形成具有特性相似性α。
输入端10被提供以输入电压Vi(例如12VDC)，该电压是来自外部的稳压。输入端10共同连接于校正晶体管Q2的发射极和输出晶体管Q1的发射极。
输出晶体管Q1的集电极连接于提供电源电路1c的输出电压Vo的输出端11并连接于经由包含分压电阻R1、R2的串联电路而保持0V电位(GND)的接地线9。在误差放大器7中，其反相输入端(-)被提供以分压电阻R1、R2之间的节点的电位，并且其非反相输入端(+)被提供以由基准电压源8输出的基准电位Vref。
至于驱动晶体管Q3，其集电极连接于输出晶体管Q1的基极、其基极共同连接于误差放大器7的输出端和晶体管Q5的集电极、其发射极连接于被短路的晶体管Q4的集电极和基极。晶体管Q4、Q5和Q6的发射极经由电阻R3、R4、R5分别连接于接地线9，电阻R3、R4、R5的基极被共同连接。
晶体管Q4、Q5构成电流镜电路(检测电流镜电路)以将通过成比例地倍增流过电流镜电路的输入侧的晶体管Q4的集电极电流而获得的电流(即输出晶体管Q1的基极电流IB1)作为晶体管Q5的集电极电流。
晶体管Q4、Q6构成电流镜电路(校正电流镜电路)以将通过成比例地倍增晶体管Q4获得的集电极电流(即输出晶体管Q1的基极电流IB1)作为晶体管Q6的集电极电流而提供，晶体管Q4的集电极电流在电流镜电路的输入侧上流动。至于校正晶体管Q2，其基极连接于晶体管Q6的集电极并且其集电极连接于晶体管Q4的发射极和电阻R3之间的节点。
在如此构成的电源电路1c中，如果输出晶体管Q1的基极电流IB1在输出电流Io增加的同时增加，与晶体管Q4结合以构成电流镜电路的晶体管Q5开始从误差放大器7抽出电流，直到最终没有电流从误差放大器7提供给驱动晶体管Q3的基极。这样，电源电路1c中的输出限流电路2c工作以限制输出晶体管Q1的基极电流IB1，由此限制输出电流Io。
此外，由于晶体管Q4、Q6构成电流镜电路，如果输出晶体管Q1的基极电流IB1在增加输出电流Io的同时增加，则晶体管Q6的集电极电流(即校正晶体管Q2的基极电流)增加。因此，作为校正电流的校正晶体管Q2的集电极电流IC2增加，因此晶体管Q4的发射极电位提高。结果，晶体管Q5(Q4和Q6)的基极电位升高，因此晶体管Q5开始从误差放大器7抽出电流，由此(比图7电路的例子更大程度地)限制输出晶体管Q1的基极电流IB1。
即，当输出电流Io增加，校正电路3c工作以限制输出电流Io更多地增加，因此输出限流电路2c开始限制输出电流Io增加的门限电流值，即输出峰值电流，开始不那么大程度地受由制造工序变化、温度改变和输入电压Vi变化造成的电流放大因子hFE1变化的影响。因此，输出电流Io增加以大幅度地减少IC芯片自身或配有电源电路1c的电子设备的损坏危险。
下面将对电流放大因子hFE1以及输出峰值电流IOP2(由IOP2表示)的变化之间关系进行详细说明，输出峰值电流IOP2表示根据本实施例的输出限流电路2c开始限制输出电流Io增加的门限电流值，即输出峰值电流。
这里假设如果晶体管Q5的基极电位的值为0.9V(伏)，从误差放大器7提供给晶体管Q3基极的电流(或部分电流)流向晶体管Q5，由此限制输出电流Io。此外，在这种情况下，晶体管Q4的发射极电位应为0.2V。即，如果输出电流Io等于输出峰值电流IOP2，则假设晶体管Q4的发射极电位的值为0.2V。
要注意在这种情况下，晶体管Q3的基极电流为IB1/hFE3＝(IOP2/hFE1)/hFE3(其中hFE3为晶体管Q3的电流放大因子)。在误差放大器7输出电流的增加中存在限制，因此由于输出电流Io增加，在“晶体管Q5的集电极电流(在第一实施例等中由差分放大器4抽出的电流)与晶体管Q3的基极电流之和”等于“误差放大器7输出电流的最大值”的条件下，输出峰值电流IOP2指输出电流Io。
如果晶体管Q4的发射极电位为0.2V，则建立下面的等式(6)，其中电阻R3的阻抗值由R3表示，如果晶体管Q6的发射极面积是晶体管Q4的1/100，晶体管Q6的集电极电流则为晶体管Q4的1/100，因此能建立下面的等式(7)。
0.2＝(IB1+IC2)×R3...(6)0.2＝{IB1+(IB1/100)×hFE2}×R3...(7)在等式(7)中，通过代入R3＝40Ω(欧姆)和IB1＝IOP2/hFE1，可获得下面的等式(8)。
0.2＝{IOP2/hFE1+(IOP2×hFE2)/(hFE1×100)}×40...(8)假设输出晶体管Q1的电流放大因子hFE1中不可避免的变化在范围100≤hFE1≤200内。在图7的常规电路例子中，如果假设电阻R103的电阻值为100Ω，由于0.2V/100Ω＝2mA，因此输出峰值电流在200-400mA的范围内变化。
另一方面，在图9的电源电路1c中，在hFE1在范围100≤hFE1≤200内变化的情况下，如果由于输出晶体管Q1和校正晶体管Q2具有特性相似性α，假设具有hFE1＝hFE2的关系，输出峰值电流IOP2基于等式(8)在250-大约333mA的范围内变化。
如果假设晶体管Q4的发射极面积与晶体管Q6的发射极面积之比为Y，另外在从误差放大器7提供给晶体管Q3基极的电流(部分电流)流向晶体管Q5的情况下，晶体管Q4的发射极电位为V3，等式(8)被一般化并修正为下面的等式(9)。
IOP2＝(V3×hFE1×Y)/{R3×(Y+hFE2)}...(9)从等式(9)还能明白，如果hFE1和hFE2具有相同倾向，输出峰值电流IOP2变化程度较小。
第四实施例下面作为第三实施例的修正例对本发明第四实施例进行说明。图10是根据第四实施例的稳定DC电源电路1d的电路图(下文中简称为“电源电路1d”)。在图10中用相同标号表示与图1、9中相同的部分，从而原则上省去对相同部分的重复说明。
电源电路1d与电源电路1c具有相同的电路结构和工作方式，除了用校正电路3d代替图9的电源电路1c中的校正电路3c以外。在后面的说明中，将重点放在与电源电路1c不同的地方并省去对相同点的说明。
校正电路3d包括相对于输出晶体管Q1具有特性相似性的校正晶体管Q2、晶体管Q6和电阻R6。至于校正晶体管Q2，其发射极被共同连接于输入端10和输出晶体管Q1的发射极，其基极连接于晶体管Q4和电阻R3之间的节点，并且其集电极连接于晶体管Q6的集电极。
至于晶体管Q6，其基极共同连接于晶体管Q4、Q5的基极，其发射极经由电阻R6连接于接地线9。这样，在本实施例中也是一样，晶体管Q4、Q6构成电流镜电路(校正电流镜电路)以将通过成比例地倍增晶体管Q4的集电极电流获得的电流(即输出晶体管Q1的基极电流IB1)作为晶体管Q6的集电极电流而提供。
图10的电源电路1d与图9的电源电路1c基本以相同方式工作。即，如果输出晶体管Q1的基极电流IB1在增加输出电流Io的同时增加，晶体管Q6的集电极电流(即晶体管Q2的发射极电流)就增加。因此，作为校正电流的晶体管Q2的基极电流IB2增加，从而增加晶体管Q4的发射极电位。结果，晶体管Q5(以及Q4、Q6)的基极电位升高以使晶体管Q5开始从误差放大器7抽出电流，由此(比图7电路的情况更大程度地)限制输出晶体管Q1的基极电流IB1。
即，当输出电流Io增加，校正电路3d工作以限制输出电流Io更多地增加，因此输出限流电路2c开始限制输出电流Io增加的门限电流值，即输出峰值电流开始不那么大程度地受由制造工序变化、温度改变和输入电压Vi变化造成的电流放大因子hFE1变化的影响。
图4A和图4B示出常规电源电路(见图5-图7)以及根据本发明的电源电路中的输出峰值电流(IOP或IOP2)的变化因子依赖性。图4A的水平轴表示制造工序的变化而图4B的水平轴表示电源电路的环境温度。图4A和图4B的垂直轴分别表示输出峰值电流(IOP或IOP2)。
在图4A中，实线60a和虚线61a、62a表示制造工序变化——输出峰值电流(IOP或IOP2)的变化依赖性，其实线60a表示常规电源电路中的依赖性。其虚线61a表示电源电路1、1a和1b中的这种依赖性，其虚线62a表示电源电路1c、1d中的这种依赖性。在图4B中，实线60b和虚线61b、62b表示输出峰值电流(IOP或IOP2)的环境温度依赖性，其实线60b表示常规电源电路中的这种依赖性，其虚线61b表示电源电路1、1a、1b中的这种依赖性，其虚线62b表示电源电路1c、1d中的这种依赖性。
如图4A和图4B所示，电源电路1、1a和1b中的输出峰值电流的变化的有效值F1、F2小于常规电源电路中的输出峰值电流的变化的有效值E1和E2。此外，由于更少程度地受到上述变化因子的影响，电源电路1c和1d中的输出峰值电流的变化的有效值G1和G2更小。因此，通过应用本发明可使输出峰值电压的规准值的范围变窄，其结果是从整体上削减电子设备的成本和尺寸。要注意将在后面说明的第五和第六实施例的电源电路1e、1f在输出峰值电流中具有与电源电路1c和1d几乎同样小的变化(或更小的变化)。
第五实施例校正晶体管可由用于第三实施例修正例的多个校正晶体管构成，该修正例作为第五实施例被说明如下。图11是根据第五实施例的稳定DC电源电路1e的电路图(下文中简称为“电源电路1e”)。在图11中用相同标号表示与图1、9中相同的部分，从而原则上省去对相同部分的重复说明。
电源电路1e与电源电路1c具有相同的电路结构和工作方式，除了用校正电路3e代替图9的电源电路1c中的校正电路3c。在后面的说明中，将重点放在与电源电路1c不同的地方并省去对相同点的说明。
校正电路3e包括校正晶体管Q2和Q21、晶体管Q6和Q7以及电阻R7和R8。校正晶体管Q21与校正晶体管Q2相似并被形成以相对于输出晶体管Q1具有特性相似性α。晶体管Q7是NPN双极型晶体管。
校正晶体管Q2、Q21的发射极共同连接于输入端10并连接于输出晶体管Q1的发射极，校正晶体管Q2、Q21的集电极共同连接于晶体管Q4的发射极和电阻R3之间的节点。校正晶体管Q2和Q21的基极分别连接于晶体管Q6、Q7的集电极。晶体管Q6、Q7的发射极分别经由电阻R7、R8连接于接地线9。晶体管Q4、Q5、Q6和Q7的基极彼此连接。晶体管Q6和Q7与晶体管Q4结合以配置在其电流输入侧具有晶体管Q4的电流镜电路(校正电流镜)。要注意晶体管Q6和Q7可具有相同的发射极面积或不同的发射极面积。
图13示出输出电流Io和输出电压Vo之间的关系。曲线70、71和72分别示出输出电流Io增加并且输出限流电路开始工作时起到输出电流Io完全受到限制以使输出电压Vo减少为零的过程，其中曲线70表示图7的电源电路201的这个过程，曲线71表示图9的电源电路1c的这个过程，而曲线72表示图11的电源电路1e的这个过程。
在图7的电源电路201中，如果输出电流Io开始增加，晶体管Q5开始抽出作为差分放大器的误差放大器7的输出电流。如果输出电流Io进一步增加到某一电流量，误差放大器7的输出电流进一步增加，以破坏误差放大器7的差分平衡，由此输出电压Vo开始减少(反相输入端(-)的电位开始减少)。如果输出电流Io进一步增加，输出电压Vo最终减少为零。图13中的E3指示当输出电压Vo开始减少到Vo减少为零的时段内发生在图7电源电路201上的输出电流Io的值宽度。
在图9的电源电路1c中，当由于输出电流Io增加而使输出电压Vo开始减少时，晶体管Q6的集电极电流开始流动以使集电极电流流过校正晶体管Q2，由此使晶体管Q5的集电极电流大于图7的电源电路201中的集电极电流。因此输出电压Vo(反相输入端(-)的电位)在输出电流Io小于图7的电源电路201的情况下减至零。即在电源电路1c中，输出电流Io的值宽度G3从输出限流电路开始工作时开始直至输出电压Vo减小为零的时段内比E3更窄。
在图11的电源电路中，当由于输出电流Io增加而导致输出电压Vo开始减少时，例如，晶体管Q6、Q7集电极电流同时流动以使集电极电流(校正电流)流过校正晶体管Q2、Q21，由此使晶体管Q5的集电极电流更大。因此，在输出电流Io小于图9的电源电路1c中的输出电流Io的情况下，输出电压Vo(反相输入端(-)的电位)减至零。即，在电源电路1e中，输出电流Io的值宽度H3在输出限流电路开始工作时开始直至输出电压Vo减至零的时段内比G3更窄。
如果在输出限流电路开始工作时开始直至输出电压Vo减至零的时段内的输出电流Io的值宽度很大，如上所述，输出峰值电流变化地更厉害，其宽度将由根据本发明的电源电路狭窄化。
同样能提供多个元件以承担晶体管Q5的功能，从而使宽度变窄。即，例如在图9中，也馈入通过除晶体管Q5外另外提供至少一个晶体管(未图示)而使宽度变窄，所提供的至少一个晶体管(未图示)的基极连接于晶体管Q4的基极，其集电极连接于驱动晶体管Q3的基极，其发射极经由电阻(未图示)连接于接地线9。
另外，通过如图11的电源电路11e的情况那样提供多个校正晶体管，可对输出晶体管Q1的电流放大因子hFE1的变化进行多次校正，因此能更大程度地减少输出峰值电流相对于电流放大因子hFE1变化的变化。
第六实施例下面将对采用多个校正晶体管的第四实施例的修正例作为第六实施例进行说明。图12是根据第六实施例的稳定DC电源电路的电路图(下文中简称为“电源电路1f”)。在图12中，与图1、9、11等中那些相同部分由相同标号表示，从而原则上省去对相同部分的重复说明。
电源电路1f具有与电源电路1d相同的电路结构和工作方式，除了图10中的电源电路1d中校正电路3d被代替以校正电路3f外。校正电路3f包括校正晶体管Q2和Q21、晶体管Q6和Q7以及电阻R9和R10。
在电源电路1f中，校正晶体管Q2和Q21的发射极均共同连接于输入端10以及输出晶体管Q1的发射极，另外校正晶体管Q2和Q21的基极均连接于晶体管Q4的发射极和电阻R3之间的节点。校正晶体管Q2、Q21的集电极分别连接于晶体管Q6和Q7的集电极。晶体管Q6和Q7发射极分别经由电阻R9和R10连接于接地线9。晶体管Q4、Q5、Q6和Q7的基极彼此连接。在电源电路1f中，晶体管Q6、Q7与晶体管Q4结合以构成在其电流输入侧具有晶体管Q4的电流镜电路(校正电流镜电路)。
通过如此配置的电源电路1f，可获得与第五实施例相同的效果。
此外，在第一实施例中也能提供多个校正晶体管。例如图14所示，在图1的电源电路1中，可单独提供发射极和集电极分别连接于校正晶体管Q2的发射极和集电极的校正晶体管Q21，另外可将恒流源12连接于校正晶体管Q21的基极以使校正晶体管Q21的基极电流恒定。在这种情况下，校正晶体管Q2和Q21的集电极连接于图1的差分放大器4的反相输入端(-)。要注意在图14中，至校正晶体管Q2基极的恒流大小以及至校正晶体管Q21的基极的恒流大小可以彼此相同也可彼此不同。
同样，在第二实施例中也可提供多个校正晶体管。即，例如在图2的电源电路1a中，如图15所示，可单独提供发射极和基极分别连接于校正晶体管Q2的发射极和基极的校正晶体管Q21，另外可将恒流源12连接于校正晶体管Q21的集电极以使校正晶体管Q21的集电极电流恒定。在这种情况下，校正晶体管Q2和Q21的基极连接于图2的差分放大器4的非反相输入端(+)。要注意在图15中，至校正晶体管Q2集电极的恒流大小以及至校正晶体管Q21的集电极的恒流大小可以彼此相同也可彼此不同。
在第一和第二实施例中，通过提供多个校正晶体管，可对输出晶体管Q1的电流放大因子hFE1的变化进行多次校正，因此能更大程度地减少输出峰值电流相对于电流放大因子hFE1变化的变化。要注意在图14和图15中用相同标号表示与其它图中那些相同的部分。
第七实施例尽管第一至第六实施例已例示出将双极型晶体管作为输出晶体管的电源电路，本发明同样能应用于诸如金属氧化物半导体场效应管(MOSFET)的场合下。
下面将对使用场效应管并与第一实施例对应的稳定DC电源电路51(下文中简称为“电源电路51”)作为第七实施例进行说明。图17是电源电路51的电路图。在图17中用相同标号表示与图1等那些相同的部分，从而原则上省去对相同部分的重复说明。
电源电路51包括输出晶体管M1、晶体管M10、驱动晶体管M3、“由差分放大器4、恒流源5以及电阻R3和R4构成的输出限流电路”、“由校正晶体管M2和恒压源22构成的校正电路”、分压电阻R1和R2、误差放大器7以及基准电压源8。
输出晶体管M1、校正晶体管M2以及晶体管M10均为P沟道MOSFET，而驱动晶体管M3为N沟道MOSFET。
对输入端10提供来自外部的稳压输入电压Vi(即12VDC)。输入端10共同连接于校正晶体管M2的源极、输出晶体管M1的源极、晶体管M10的源极以及恒流源5的输入侧。
输出晶体管M1的漏极连接于电源电路51的输出电压Vo输出至的输出端11以及经由包含分压电阻R1、R2的串联电路保持在0V电位(GND)的接地线9。在误差放大器7中，其反相输入端(-)被提供以分压电阻R1、R2之间节点的电位而其非反相输入端(+)被提供以由基准电压源8输出的基准电位Vref。
恒流源5的输出侧经由电阻R4连接于接地线9并连接于差分放大器4的非反相输入端(+)。由恒流源5输出的恒定电流(其大小表示为I1)经过电阻R4流入接地线9。另一方面，差分放大器4的反相输入端(-)连接于驱动晶体管M3的源极和电阻R3之间的节点，并连接于校正晶体管M2的漏极。
校正晶体管M2的栅极被提供以来自恒压源22的恒定电压。驱动晶体管M3的栅极共同连接于差分放大器4和误差放大器7的输出端。输出晶体管M1以及晶体管M10的栅极彼此连接而晶体管M10的栅极和漏极被短路。晶体管M10的漏极连接于驱动晶体管M3的漏极。
与输出晶体管Q1和校正晶体管Q2之间的关系相同，输出晶体管M1和校正晶体管M2在同一制造工序中形成并因此这些晶体管中每一个的互导(栅极-源极电压和漏极电压之间的关系)的制造工序变化依赖性和温度依赖性(相对于工作时温度改变的互导改变特性)具有相同趋势。
也就是说，形成输出晶体管M1和校正晶体管M2以使输出晶体管M1的互导gm1以及校正晶体管M2的互导gm2由于制造工序变化而沿相同方向变化相同程度，并且由于相同的温度改变(工作中电源电路的温度改变)，它们能沿相同方向变化相同程度。要注意这里的温度表示输出晶体管M1和校正晶体管M2的环境温度并能被看做电源电路51的环境温度。
上述现象“互导值gm1和gm2的制造工序变化依赖性以及温度依赖性具有相同趋势”在下文中被称为“特性相似性β”以便解释。即表示输出晶体管M1和校正晶体管M2被形成具有特性相似性β或校正晶体管关于输出晶体管M1具有特性相似性。
为使输出晶体管M1和校正晶体管M2具有特性相似性，理想上它们具有相同形状。这里的形状表示例如其中MOSFET的半导体形状。也就是说，将输出晶体管M1和校正晶体管M2进行比较，理想地，其中形成有源极、漏极和栅极的半导体区域的形状是相同的，并且这些半导体区域具有相同的位置关系(相同的横截面结构)。
此外，将输出晶体管M1和校正晶体管M2进行比较，不仅其中形成有MOSFET的半导体形状、还有连接于半导体区域的电极形状可以是相同的。即输出晶体管M1和校正晶体管M2的形状可以相同，这包括漏极成形半导体区域和与其连接的漏极电极之间的位置关系和大小关系、源极成形半导体区域和与其连接的源极电极之间的上述关系以及栅极成形半导体区域和与其连接的栅极电极之间的上述关系。
此外，为使输出晶体管M1和校正晶体管M2具有特性相似性β，理想上它们具有上述形状的相同尺寸(大小)。然而，由于校正晶体管M2仅需具有相对较小的输出电流容量，可根据所要求的输出电流容量形成尺寸小于输出晶体管M1的校正晶体管M2，同时保持它们之间形状的同一性。
尽管如上所述输出晶体管M1和校正晶体管M2具有相同形状和相同尺寸，事实上只要这些晶体管具有特性相似性β，这些形状和尺寸不需要完全相同。例如，如果将输出晶体管M1和校正晶体管M2形成在半导体衬底上，其成形的漏极区不一定要有完全相同的宽度(衬底表面方向的宽度)而其成形的源极区不一定要有完全相同的宽度(衬底表面方向的宽度)。因为互导不依赖于这些漏极区和源极区的宽度。
在如此配置的电源电路51中，误差放大器7通过控制驱动晶体管M3的栅极电位而控制输出电流Io，从而使分压电阻R1、R2之间的节点的电位等于基准电位Vref。这样，输出电压Vo被稳压至预设的电压值。
由于输出晶体管M1和晶体管M10形成电流镜电路，输出晶体管M1的漏极电流的大小(即电源电路51的输出电流Io的大小)与晶体管M10的漏极电流的大小成比例。这里，晶体管M10的漏极电流被称为检测电流IM1。检测电流IM1经由驱动晶体管M3和电阻R3流入接地线9。
差分放大器4将作为反相输入端(-)电位的检测电位V1以及作为非反相输入端(+)电位的基准电压V2进行比较，如果检测电位V1高于基准电位，则降低误差放大器7的输出电位(即驱动晶体管M3的栅极电位)。由此限制输出电流Io的增加。
例如，如果由于制造工序的变化而使输出晶体管M1的互导gm1变得较大，输出晶体管M1的栅极-源极电压就相同的输出电流Io而言变得相对较小，由此使检测电流IM1相对小。然而在这种情况下，校正晶体管M2的互导gm2也变大，由此校正晶体管M2相对较大的漏极电流作为校正电流而流入电阻R3。因此抵消少量的检测电流IM1从而提供与第一实施例相同的效果。
要注意，互导gm1当然地表示输出晶体管M1的栅极电极(控制电极)的电压物理量(相对于源极电极的电压)和输出晶体管M1的漏极电流量(输出电流Io的大小)之间的关系。此外，检测电流IM1反映输出晶体管M1的漏极电流(即输出电流Io)和互导gm1，这在上面的说明中已经很清楚。
第八实施例下面将对作为第八实施例的使用场效应管并对应于第二实施例的稳定DC电源电路51a(下面将简称为“电源电路51a”)进行说明。图18是稳定DC电源电路51a的电路。在图18中，与图2、17等相同的部分以相同标号表示，从而原则上省去对相同部分的重复说明。
电源电路51a与图17的电源电路51具有相同电路结构和工作方式，除了图17中的电源电路51中的由校正晶体管M2和恒压源22构成的校正电路被代替以由校正晶体管M2、晶体管M11以及恒流源23构成的校正电路以外。下面仅对电源电路51a与电源电路51的不同点进行说明。
晶体管M11是P沟道型MOSFET。在电源电路51a中，校正晶体管M2和晶体管M11的源极均连接于输入端10。校正晶体管M2的漏极连接于恒流源23的输入侧以使校正晶体管M2的漏极电流为恒流。晶体管M11的栅极和漏极被短路并连接于差分放大器4的非反相输入端(+)。栅极彼此连接的校正晶体管M2和晶体管M11形成电流镜电路。
例如，如果输出晶体管M1的互导gm1由于制造工序变化等因素变得相对较大，输出晶体管M1的栅极-源极电压就相同输出电流Io而言变得相对较小，由此使检测电流IM1相对较小。然而在这种情况下，校正晶体管M2的互导gm2也变大，另外由于校正晶体管M2的漏极电流为恒流，因此校正晶体管M2的栅极-源极电压变得相对较小。因此，晶体管M11相对较小的漏极电流流过电阻R4，由此减少由检测电流IM1相对较小的大小造成的输出峰值电流的变化。
此外，如第二实施例所述，电阻R3、R4可以是阻值随外部信号改变的可变电阻。图19示出一种稳定DC电源电路51b的电路图，其中图17的电源电路51中的电阻R3、R4已变为可变电阻。在图19中，与图3和图17相同的部分由相同标号表示以省去对相同部分的重复说明。
第九实施例下面将对作为第九实施例的采用场效应管并对应于第三实施例的稳定DC电源电路51c(下文中简称为“电源电路51c”)进行说明。图20是电源电路51c的电路图。在图20中，与图17等相同的部分由相同标号表示以原则上省去对相同部分的重复说明。
电源电路51c包括输出晶体管M1、晶体管M10、驱动晶体管M3、“由晶体管M5、电阻R3和R4构成的输出限流电路”、“由校正晶体管M2和恒压源22构成的校正电路”、晶体管M4、分压电阻R1和R2、误差放大器7以及基准电压源8。可将晶体管M4视为输出限流电路的器件并视为校正电路的器件。晶体管M4和M5为N沟道型MOSFET。如上所述，输出晶体管M1和校正晶体管M2被形成具有特性相似性β。
电源电路51c中“输入端10、输出端11、输出晶体管M1、晶体管M10、驱动晶体管M3、电阻R1和R2、误差放大器7以及基准电压源8这些器件之间的连接关系”与图17的电源电路51相同，因此对这些器件之间的连接关系的说明(从原则上)被省去。
输出晶体管M4的漏极连接于驱动晶体管M3的源极并短路于其自身晶体管的栅极。晶体管M4和M5的栅极彼此连接而晶体管M4和M5的源极经由电阻R3和R4分别连接于接地线9。晶体管M5的漏极连接于驱动晶体管M3的栅极并连接于误差放大器7的输出端。
晶体管M4、M5构成电流镜电路(检测电流镜电路)以作为晶体管M5的漏极电流将通过成比例地倍增作为电流镜电路输入侧的电流(即检测电流IM1)的晶体管M4的漏极电流而获得的电流输出。
校正晶体管M2的栅极被提供以来自恒压源22的恒定电压，该校正晶体管M2的源极连接于输入端10并且其漏极连接于晶体管M4和电阻R3之间的节点。因此，来自校正晶体管M2的漏极电流作为来自校正电路的校正电流，由此提供与图17的电源电路51(第七实施例)相同的效果。此外，电源电路51c无需使用图17所示的恒流源5并因此简化了电路。
第十实施例下面作为第十实施例对采用场效应管并于第四实施例对应的稳定DC电源电路51d(此后简称为“电源电路51d”)进行说明。图21是电源电路51d的电路图。在图21中用相同标号表示与图20等相同的部分，从而原则上省去对相同部分的重复说明。
电源电路51d包括输出晶体管M1、晶体管M10、驱动晶体管M3、“由晶体管M5以及电阻R3和R4构成的输出限流电路”、“由校正晶体管M2、电阻R31、晶体管M6和M11构成的校正电路”、晶体管M4、分压电阻R1和R2、误差放大器7以及基准电压源8。可将晶体管M4视为输出限流电路的器件并视为校正电路的器件。晶体管M4、M5和M6均为N沟道型MOSFET而晶体管M11为P沟道型MOSFET。
电源电路51d中“输入端10、输出端11、输出晶体管M1、晶体管M10、驱动晶体管M3、电阻R1和R2、误差放大器7、基准电压源8、晶体管M4和M5以及电阻R3和R4这些器件之间的连接关系”与图20的电源电路51c相同，因此对这些器件之间的连接关系的说明(从原则上)被省去。
在电源电路51d中，校正晶体管M2和晶体管M11的源极均连接于输入端10。晶体管M11的栅极和漏极被短路并连接于晶体管M6的漏极。栅极彼此相连的校正晶体管M2和晶体管M11形成电流镜电路。
晶体管M4、M5和M6的栅极彼此连接，晶体管M6的源极经由电阻R31连接于接地线9。晶体管M4和M6构成电流镜电路(校正电流镜电路)以将通过成比例地倍增作为电流镜电路输入端上电流(即检测电流IM1)的晶体管M4漏极电流作为晶体管M6的漏极电流输出。电流镜电路的输出电流(晶体管M6的漏极电流)提供晶体管M11的漏极电流，由此校正晶体管M2的栅极被提供以电压，该电压与由晶体管M4和M6构成的电流镜电路(校正电流镜电路)的输出电流对应。
校正晶体管M2的漏极连接于晶体管M4的源极和电阻R3之间的节点，因此与上述电压(栅极电压)对应的校正晶体管M2漏极电流作为校正电流流入电阻R3。因此，在对输出电流Io进行限制时，电源电路51d以与图10的电源电路1d相同的方法工作，由此提供与第四实施例相同的效果。
第十一实施例下面作为第十一实施例对采用场效应管并与第五实施例对应的稳定DC电源电路51e(下文中简称为“电源电路51e”)进行说明。图22是电源电路51e的电路图。在图22中用相同标号表示与图20中那些部件相同的部分，从而原则上省去对相同部分的重复说明。
电源电路51e具有与图20的电源电路51c相同的电路结构和工作方式，除了由图20中的校正晶体管M2和恒压源22构成的校正电路被代替以由校正晶体管M2和M21以及恒压源22和24构成的校正电路外，因此对相同点的说明被省去。
校正晶体管M21与校正晶体管M2相同，并且被形成以便相对于输出晶体管M1具有特性相似性β。
校正晶体管M2和M21的源极均连接于输入端10并连接于输出晶体管M1的源极，校正晶体管M2和M21的漏极均连接于晶体管M4源极和电阻R3之间的节点。校正晶体管M2和M21的栅极分别被提供以来自恒压源22、24的恒定电压。这些来自恒压源22、24的恒定电压可以彼此相同也可以彼此不同。
通过象图22的电源电路51e的情况那样提供多个校正晶体管，可对输出晶体管M1互导gm1的变化进行多次校正，由此可就互导gm1的变化而进一步减少输出峰值电流的变化。
第十二实施例下面作为第十二实施例对采用场效应管并对应于第六实施例的稳定DC电源电路51f(下文中简称为“电源电路51f”)进行说明。图23是电源电路51f的电路图。在图23中用相同标号表示与图21、22等相同的部分，从而原则上省去对相同部分的重复说明。
电源电路51f具有与图21的电源电路51d相同的电路结构和工作方式，除了图21的“由校正晶体管M2、电阻R31和晶体管M6和M11”被替换以“由校正晶体管M2、电阻R32、晶体管M6和M11、校正晶体管M21、电阻R33、晶体管M7和M22构成的校正电路”以外，因此对相同点的说明被省去。
校正晶体管M21与校正晶体管M2相同并被构造成相对于输出晶体管M1具有特性相似性β。晶体管M6和M7均为N沟道型MOSFET而晶体管M11和M22分别为P沟道型MOSFET。
校正晶体管M2和M21的源极以及晶体管M11和M22的源极均共同连接于输入端10并连接于输出晶体管M1的源极，另外校正晶体管M2和M21的漏极均连接于晶体管M4的源极和电阻R3之间的节点。各晶体管M11和M12的栅极和漏极被彼此短路，另外晶体管M11、M22的漏极分别连接于晶体管M6和M7的漏极。
校正晶体管M2和晶体管M11的栅极彼此连接而校正晶体管M21和晶体管22的栅极彼此连接。晶体管M4、M5、M6和M7的栅极全部彼此连接并且晶体管M6、M7的源极经由电阻R32和R33分别连接于接地线9。
通过如此构造的电源电路51f，可获得与第五或第六实施例相同的效果。
此外，同样通过提供多个元件以承担晶体管M5的功能，从输出限流电路工作开始直至输出电压Vo减至零的时段内的输出电流Io的值宽度变得狭窄。即在图20等中，可通过除晶体管M5外另外提供至少一个栅极连接于晶体管M4栅极、漏极连接于驱动晶体管M3的栅极而源极经由电阻(未图示)连接于接地线9的MOSFET(未图示)。
此外，在第七实施例中也提供多个校正晶体管。即在图17的电源电路51中，如图24所示，源极和漏极分别连接于校正晶体管M2的源极和漏极的校正晶体管M21被单独提供，从而将恒压源24连接于校正晶体管M21的栅极，由此使校正晶体管M21的栅极电压恒定。在这种情况下，校正晶体管M2和M21的漏极连接于图17的差分放大器4的反相输入端(-)。要注意在图24中，施加于校正晶体管M2、M21的栅极的恒定电压值可以彼此相同也可以彼此不同。
同样地，在第八实施例中也能提供多个校正晶体管。即在图18的电源电路51a中，如图25所示，源极连接于校正晶体管M2源极的校正晶体管M21和晶体管M22被单独提供，从而将恒流源25连接于校正晶体管M21的漏极，由此使校正晶体管M21的漏极电压恒定。在图25中，校正晶体管M21和晶体管M22的栅极彼此连接，并且晶体管M22的漏极连接于自己的栅极并且还连接于晶体管M11的漏极。在这种情况下，晶体管M11和M22的漏极连接于图18的差分放大器4的非反相输入端(+)。要注意在图25中，流向校正晶体管M2和M21漏极的恒定电流的大小可以彼此相同也可以彼此不同。
在第七和第八实施例中，通过提供多个校正晶体管可对输出晶体管M1互导gm1的变化进行多次校正，由此可就互导gm1的变化而进一步减少输出峰值电流的变化。要注意在图24和图25中用相同标号表示与其它图相同的部分。
第十三实施例尽管在第七至第十二实施例中利用反映晶体管M1输出电流Io和互导gm1的检测电流IM1以限制输出电流Io，但作为替代也能利用反映输出晶体管M1的输出电流Io和互导gm1的电位。例如，通过使用反映校正晶体管M2互导gm2的物理量校正该电位以使用经校正的电位限制输出电流Io，可获得与这些实施例相同的效果。
在利用电位而不是检测电流IM1来限制输出电流Io的情况下，应适当改变上述实施例的电路配置。下面对作为体现这种改变的稳定DC电源电路一个例子作为第十三实施例进行说明。图26是根据第十三实施例的稳定DC电源电路52(此后简称为“电源电路52”)的电路图。在图26中，与图1、图18等相同的部分由相同标号表示，从而原则上省去对相同部分的重复说明。
电源电路52包括输出晶体管M1、晶体管M10、“由差分放大器4、恒流源5以及电阻R3和R4构成的输出限流电路”、“由校正晶体管M2、晶体管M11以及恒流源23构成的校正电路”、分压电阻R1和R2、误差放大器7、基准电压源8、晶体管M31、M32、M33和M34。要注意可将晶体管M31-M34视为输出限流电路的器件。
晶体管M31和M32均为P沟道型MOSFET而晶体管M33和M34均为N沟道型MOSFET。
输入端10提供有来自外部的稳压输入电压Vi(例如12VDC)。输入端10共同连接于输出晶体管M1的源极、校正晶体管M2的源极、晶体管M10、M11、M31和M32的源极以及恒流源5的输入侧。
输出晶体管M1的漏极连接于电源电路52的输出电压Vo提供至的输出端11并连接于经由包括分压电阻R1、R2的串联电路保持在0V电位(GND)的接地线9。误差放大器7的非反相输入端(+)被提供以分压电阻R1和R2之间节点的电压而其反相输入端(-)被提供以由基准电压源8输出的基准电位Vref。
恒流源5的输出侧经由电阻R4连接于接地线9并连接于差分放大器4的非反相输入端(+)。由恒流源5输出的恒定电流(其大小表示为I1)经由电阻R4流入接地线9。此外，差分放大器4的反相输入端(-)共同连接于晶体管M11的漏极和晶体管R3一端。电阻R3的另一端共同连接于输出晶体管M1的栅极、晶体管M10的栅极、差分放大器4的输出端、误差放大器7的输出端以及晶体管M34的漏极。此外，晶体管M10的栅极和漏极被短路。
晶体管M11的漏极和栅极被短路并且校正晶体管M2和晶体管M11的栅极彼此连接。校正晶体管M2的漏极经由恒流源23连接于接地线9，因此校正晶体管M2的漏极电流是恒定的。
晶体管M31和M32的栅极彼此连接而晶体管31的栅极和漏极被短路。晶体管M31的漏极被连接于接地线9。
晶体管M33的栅极和漏极被短路并且其源极连接于接地线9。晶体管M33的漏极连接于晶体管M32的漏极。晶体管M33和M34的栅极彼此连接而晶体管34的源极连接于接地线9。
晶体管M31和M32形成在其电流输入侧具有晶体管M31的电流镜电路，同时晶体管M33和M34形成在其电流输入侧具有晶体管M33的电流镜电路。
在如此配置的电源电路52中，误差放大器7通过控制输出晶体管M1的栅极电位来控制输出电流Io，因此分压电阻R1和R2之间的节点的电位能够等于基准电位Vref。这样，输出电压Vo被稳定在预设电压值。
差分放大器4将反相输入端(-)的电位与非反相输入端(+)的电位进行比较。由于当输出晶体管M1的栅极电位随着输出电流Io的增加而减少，反相输入端(-)的电位小于非反相输入端(+)的电位，差分放大器4增加误差放大器7的输出电位，即输出晶体管M1的栅极电位。这样可限制输出电流Io的增加。
在电源电路52中，输出晶体管M1的栅极电位作为反映输出晶体管M1的输出电流Io和互导gm1的反映电位。
例如，如果输出晶体管M1的互导gm1由于制造工序等因素变得相对较大，则输出晶体管M1的栅极-源极电压就相同输出电流Io而言变得相对较小，从而使输出晶体管M1的栅极电位相对较高(即输出电流Io所受限制变得较小)。
然而，在这种情况下，被制造成使其相对于输出晶体管M1具有特性相似性β的校正晶体管M2的互导gm2也变得较大，因此校正晶体管M2的栅极-源极电压也变得相对较小。结果，校正晶体管M11的相对较小的漏极电流流入电阻R3，由此使电阻R3两端的电压降相对较小。
即，如果将注意力放在差分放大器4的反相输入端(-)的电位上，在互导gm1变得相对较大的情况下，输出晶体管M1栅极电位的增加被电阻R3两端电压降的减少所抵消。因此，同样通过配置根据本实施例的电源电路能获得与其它实施例相同的效果。
要注意流入电阻R3的晶体管M11的漏极电流(校正电流)当然地为反映校正晶体管M2互导gm2的物理量。此外，可将差分放大器4的反相输入端(-)的电位视为使用该物理量校正输出晶体管M1的栅极电位(反映电位)所获得的电位。
此外，电源电路52中的“由校正晶体管M2、晶体管M11和恒流源23构成的校正电路”可被代替以“由校正晶体管M2和恒压源22构成的校正电路”。作为这种替换的修正电路的恒定DC电源电路52a(下文中简称为“电源电路52a”)的电路图如图27所示。这种替换所涉及的内容为电阻R3的两端被短路(图27中未示出两端被短路的电阻R3)。电源电路52a的校正晶体管M2的源极连接于输入端10，其漏极连接于差分放大器4的非反相输入端(+)，其栅极被提供以来自恒压源22的恒定电压。
电源电路52a除另有说明的部分外具有与图26的电源电路52相同的电路结构。在图27中，与图1、图17、图26等相同的部分由相同标号表示，从而原则上省去对相同部分的重复说明。
例如，在电源电路52a中，如果输出晶体管M1的互导gm1由于制造工序等因素变得较大，输出晶体管M1的栅极-源极电压就相同的输出电流Io而言变得较小，以使差分放大器4反相输入端(-)的电位相对较高，但同时，校正晶体管M2的漏极电流(校正电流)变得相对较大以使差分放大器4的非反相输入端(+)的电位相对较高。因此与其它实施例相同的效果也能从电源电路52a获得。
当然，在电源电路52和52a(图26和27)中，和其它实施例的情况一样，可将多个校正晶体管提供为校正晶体管，另外将电阻R3和R4形成为可变电阻(在图27的电源电路52a中仅电阻R4为可变电阻)。
尽管在电源电路52、52a中提供晶体管M10以使晶体管M10的漏极电流流向输出限流电路，但不一定要有这种电流流动，因此在某些修改中可省去晶体管M10。
修正在第一至第六实施例中，可用NPN双极型晶体管代替输出晶体管Q1、校正晶体管Q2等。在将输出晶体管形成为NPN双极型晶体管的情况下，例如，输出晶体管的集电极连接于输入端10。在校正晶体管被形成为NPN双极型晶体管的情况下，校正晶体管的集电极连接于输入端10。在用NPN双极型晶体管代替输出晶体管Q1和校正晶体管Q2的情况下，也能适当地改变其它器件的电路配置。
同样，在第七至第十三实施例中，可用N沟道型MOSFET代替输出晶体管M1、校正晶体管Q2等。在输出晶体管M1和校正晶体管M2均由N沟道型MOSFET代替的情况下，其它器件的电路配置也应作出适当的改变。
此外，在诸实施例的电源电路中，可混用诸如MOSFET的双极型晶体管和场效应管。在混用双极型晶体管和MOSFET的情况下，也能通过BiCMOS工序形成电源电路。
根据本发明的稳定DC电源电路(稳定DC电源单元)能很好地应用于多种电子设备，例如蜂窝电话、个人数字助理(PDA)或将信息记录至/再现自记录介质的记录介质驱动装置，作为记录介质的代表有压缩盘只读存储器(CD-ROM)、多功能盘只读存储器(DVD-ROM)以及数字多功能盘随机存取存储器(DVD-RAM)。
图28是作为电子设备的记录介质驱动装置90的外观图，它配有作为根据本发明稳定DC电源电路的电源电路1(图1)。内置于记录介质驱动装置90中的诸如处理单元的负载(未图示)通过将电源电路1的输出电压Vo用作驱动源而工作。当然，记录介质驱动装置90中的电源电路1可由第二至第十三实施例中任何一种的电源电路(电源电路1a等)代替。
此外，根据本发明的稳定DC电源电路或者除去输出晶体管的该电路被用作例如稳定DC电源集成电路(IC)。
权利要求
1.一种在输入端和输出端之间配有输出晶体管的稳定DC电源电路，包括对输出晶体管的输出电流进行限流的输出限流电路；以及校正由输出晶体管控制电极的物理量与输出晶体管的输出电流之间的关系变化造成的输出电流限制中的变化的校正电路。
2.如权利要求1所述的稳定DC电源电路，其特征在于，校正电路包括校正晶体管，所述校正晶体管通过与输出晶体管相同的制造工序制造并形成与输出晶体管具有相同关系的制造工序变化的趋势，使用所述校正晶体管以校正由于关系变化造成的输出晶体管的输出电流的限制中的变化。
3.如权利要求2所述的稳定DC电源电路，其特征在于，所述校正晶体管还具有与输出晶体管相同关系的温度依赖性。
4.如权利要求1所述的稳定DC电源电路，其特征在于，所述输出晶体管为双极型晶体管；控制电极处的物理量和输出电流之间的关系为电流放大因子；以及校正电路包括通过与输出晶体管相同制造工序制造并形成以使其自身电流放大因子在因为制造工序变化的输出晶体管电流放大因子增加的同时增加的校正晶体管，另外校正电路使用校正晶体管以校正由输出晶体管的电流放大因子变化所引起的输出晶体管输出电流限制中的变化。
5.如权利要求1所述的稳定DC电源电路，其特征在于，输出晶体管为场效应管；控制电极处的物理量和输出电流之间的关系是互导；另外校正电路包括通过与输出晶体管相同工序制造并形成以使其自身的互导在制造工序变化引起的输出晶体管互导增加的同时增加的校正晶体管，另外校正电路使用校正晶体管以校正由输出晶体管的互导变化引起的输出晶体管的输出电流限制中的变化。
6.如权利要求1所述的稳定DC电源电路，其特征在于，输出晶体管为双极型晶体管；控制电极处的物理量和输出电流之间的关系为电流放大因子；另外输出限流电路基于作为输出晶体管基极电流的检测电流来限制输出晶体管的输出电流。
7.如权利要求1所述的稳定DC电源电路，其特征在于，输出晶体管为场效应管；控制电极处的物理量和输出电流之间的关系为互导；另外输出限流电路基于反映输出晶体管的输出电流和输出晶体管的互导的检测电流来限制输出晶体管的输出电流。
8.如权利要求6所述的稳定DC电源电路，其特征在于，输出限流电路包括在其第一输入端接收与检测电流对应的检测电位并将检测电位与第二输入端处提供的基准电位比较的差分放大器，另外输出限流电路使用差分放大器的输出以限制输出电阻的输出电流。
9.如权利要求7所述的稳定DC电源电路，其特征在于，输出限流电路包括在其第一输入端接收与检测电流对应的检测电位并将检测电位与第二输入端处提供的基准电位比较的差分放大器，另外输出限流电路使用差分放大器的输出以限制输出电阻的输出电流。
10.如权利要求8所述的稳定DC电源电路，其特征在于，如果检测电位大于基准电位，则差分放大器限制检测电流以限制输出晶体管的输出电流。
11.如权利要求9所述的稳定DC电源电路，其特征在于，如果检测电位大于基准电位，则差分放大器限制检测电流以限制输出晶体管的输出电流。
12.如权利要求6所述的稳定DC电源电路，其特征在于，输出限流电路包括检测电流镜电路以使检测电流比例地倍增并将其输出，输出限流电路使用检测电流镜电路的输出电流以限制输出晶体管的输出电流。
13.如权利要求7所述的稳定DC电源电路，其特征在于，输出限流电路包括检测电流镜电路以使检测电流比例地倍增并将其输出，输出限流电路使用检测电流镜电路的输出电流以限制输出晶体管的输出电流。
14.如权利要求8所述的稳定DC电源电路，其特征在于，检测电位是由流过连接于第一输入端的第一电阻的电流确定的，而基准电位是由流过连接于第二输入端的第二电阻的电流确定的。
15.如权利要求9所述的稳定DC电源电路，其特征在于，检测电位是由流过连接于第一输入端的第一电阻的电流确定的，而基准电位是由流过连接于第二输入端的第二电阻的电流确定的。
16.如权利要求14所述的稳定DC电源电路，其特征在于，第一和第二电阻是通过相同制造工序制造产生的相同类型的电阻。
17.如权利要求15所述的稳定DC电源电路，其特征在于，第一和第二电阻是通过相同制造工序制造产生的相同类型的电阻。
18.如权利要求14所述的稳定DC电源电路，其特征在于，第一和第二电阻是可变电阻。
19.如权利要求15所述的稳定DC电源电路，其特征在于，第一和第二电阻是可变电阻。
20.如权利要求2所述的稳定DC电源电路，其特征在于，输出晶体管和校正晶体管均为双极型晶体管；控制电极处的物理量和输出电流之间的关系是电流放大因子；另外输出限流电路基于作为输出晶体管的基极电流以及从校正晶体管获得的校正电流来限制输出晶体管的输出电流。
21.如权利要求20所述的稳定DC电源电路，其特征在于，校正电路将恒定电流提供给校正晶体管的基极以输出作为校正电流的校正晶体管的输出电流。
22.如权利要求20所述的稳定DC电源电路，其特征在于，校正电路将恒定电流作为校正晶体管的输出电流提供，以将校正晶体管的基极电流作为校正电流输出。
23.如权利要求20所述的稳定DC电源电路，其特征在于，校正电路包括校正电流镜电路以比例地倍增检测电流并将其作为校正晶体管的基极电流提供，从而作为校正电流输出校正晶体管的输出电流。
24.如权利要求20所述的稳定DC电源电路，其特征在于，校正电路包括校正电流镜电路以比例地倍增检测电流并将其作为校正晶体管的输出电流提供，从而作为校正电流输出校正晶体管的基极电流。
25.如权利要求2所述的稳定DC电源电路，其特征在于，输出晶体管和校正晶体管均为场效应管；控制电极处的物理量和输出电流之间的关系为互导；另外输出限流电路基于反映输出晶体管的输出电流和输出晶体管的互导的检测电流并基于从校正晶体管处获得的校正电流而限制输出晶体管的输出电流。
26.如权利要求25所述的稳定DC电源电路，其特征在于，校正电路将恒定电压作为校正晶体管的栅极电压提供，以输出作为校正电流的校正晶体管的输出电流。
27.如权利要求25所述的稳定DC电源电路，其特征在于，校正电路将恒定电流作为校正晶体管输出电流提供，以输出与校正晶体管的栅极电压对应的电流作为校正电流。
28.如权利要求25所述的稳定DC电源电路，其特征在于，校正电路包括校正电流镜电路以比例地倍增检测电流并将其输出，以将与校正电流镜电路的输出电流对应的电压施加到校正晶体管的栅极，由此将校正晶体管的输出电流作为校正电流输出。
29.如权利要求21所述的稳定DC电源电路，其特征在于，输出限流电路包括差分放大器，所述差分放大器在其第一输入端接收与检测电流对应的检测电位并将所述检测电位与在第二输入端提供的基准电位比较；如果检测电位大于基准电位，差分放大器就限制检测电流以限制输出晶体管的输出电流，并且校正电流流动以提高检测电位。
30.如权利要求26所述的稳定DC电源电路，其特征在于，输出限流电路包括差分放大器，所述差分放大器在其第一输入端接收与检测电流对应的检测电位并将所述检测电位与在第二输入端提供的基准电位比较；如果检测电位大于基准电位，差分放大器就限制检测电流以限制输出晶体管的输出电流，并且校正电流流动以提高检测电位。
31.如权利要求22所述的稳定DC电源电路，其特征在于，输出限流电路包括差分放大器，所述差分放大器在其第一输入端接收与检测电流对应的检测电位并将所述检测电位与在第二输入端提供的基准电位比较；如果检测电位大于基准电位，差分放大器就限制检测电流以限制输出晶体管的输出电流，并且校正电流流动以提高基准电位。
32.如权利要求27所述的稳定DC电源电路，其特征在于，输出限流电路包括差分放大器，所述差分放大器在其第一输入端接收与检测电流对应的检测电位并将所述检测电位与在第二输入端提供的基准电位比较，如果检测电位大于基准电位，差分放大器就限制检测电流以限制输出晶体管的输出电流，并且使校正电流流动以提高基准电位。
33.如权利要求23所述的稳定DC电源电路，其特征在于，输出限流电路包括检测电流镜电路以比例地倍增检测电流并将其输出，输出限流电路使用检测电流镜电路的输出电流从而限制输出晶体管的输出电流；另外不仅检测电流还有校正电流均流过设置在检测电流镜电路的输入侧并构成检测电流镜电路的第一电阻。
34.如权利要求24所述的稳定DC电源电路，其特征在于，输出限流电路包括检测电流镜电路以比例地倍增检测电流并将其输出，输出限流电路使用检测电流镜电路的输出电流从而限制输出晶体管的输出电流；另外不仅检测电流还有校正电流均流过设置在检测电流镜电路的输入侧并构成检测电流镜电路的第一电阻。
35.如权利要求26所述的稳定DC电源电路，其特征在于，输出限流电路包括检测电流镜电路以比例地倍增检测电流并将其输出，输出限流电路使用检测电流镜电路的输出电流从而限制输出晶体管的输出电流；另外不仅检测电流还有校正电流均流过设置在检测电流镜电路的输入侧并构成检测电流镜电路的第一电阻。
36.如权利要求28所述的稳定DC电源电路，其特征在于，输出限流电路包括检测电流镜电路以比例地倍增检测电流并将其输出，输出限流电路使用检测电流镜电路的输出电流从而限制输出晶体管的输出电流；另外不仅检测电流还有校正电流均流过设置在检测电流镜电路的输入侧并构成检测电流镜电路的第一电阻。
37.如权利要求1所述的稳定DC电源电路，其特征在于，输出晶体管为场效应管；控制电极的物理量与输出电流之间的关系是互导，并且输出限流电路基于反映输出晶体管的输出电流和输出晶体管互导的反映电位而限制输出晶体管的输出电流。
38.如权利要求2所述的稳定DC电源电路，其特征在于，输出晶体管为场效应管；控制电极的物理量与输出电流之间的关系是互导，并且输出限流电路基于反映输出晶体管输出电流和输出晶体管互导的反映电位并基于反映校正晶体管互导的物理量限制输出晶体管的输出电流。
39.如权利要求2所述的稳定DC电源电路，其特征在于，所述校正晶体管由多个校正晶体管构成。
40.如权利要求23所述的稳定DC电源电路，其特征在于，校正晶体管由多个校正晶体管构成；校正电流镜电路由多个晶体管构成，另外每个校正晶体管被分配以构成校正电流镜电路的每个晶体管。
41.如权利要求24所述的稳定DC电源电路，其特征在于，校正晶体管由多个校正晶体管构成；校正电流镜电路由多个晶体管构成，另外每个校正晶体管被分配以构成校正电流镜电路的每个晶体管。
42.如权利要求28所述的稳定DC电源电路，其特征在于，校正晶体管由多个校正晶体管构成；校正电流镜电路由多个晶体管构成，另外每个校正晶体管被分配以构成校正电流镜电路的每个晶体管。
43.如权利要求2所述的稳定DC电源电路，其特征在于，输出晶体管的两个导通电极中的一个和校正晶体管的两个导通电极中的一个被共同连接于从外部提供有输入电压的输入端。
44.一种使用在输入端和输出端之间配有输出晶体管的稳定DC电源电路的电子设备，其特征在于，稳定DC电源电路包括用于限制输出晶体管的输出电流的输出限流电路；用于校正由输出晶体管控制电极处的物理量和输出晶体管输出电流之间关系变化造成的输出电流中的限制的变化量的校正电路。
全文摘要
本发明的稳定DC电源电路包括用于限制输出晶体管输出的输出限流电路；以及用于校正由于输出晶体管的电流放大因子变化引起的输出电流限制的变化的校正电路。校正电路包括与输出晶体管以相同制造工序制成的校正晶体管，因此它具有与输出晶体管相同的电流放大因子的制造工序变化趋势。
文档编号G05F1/56GK1881764SQ200610081999
公开日2006年12月20日 申请日期2006年5月15日 优先权日2005年5月16日
发明者勘崎廷夫 申请人:夏普株式会社