专利名称：压电振荡器的制作方法
技术领域：
本发明涉及一种压电振荡器，尤其涉及根据压电振荡器的振荡频率 和压电振子的诸常数来控制振荡电路的驱动电流和集电极电位的压电振 荡器。
背景技术：
近年来，压电振荡器由于频率稳定性、小型轻量、价格低廉等，被 广泛应用于手机等通信设备乃至晶体钟表那样的民用设备的众多领域 中。其中，补偿了压电振子的频率温度特性的温度补偿型压电振荡器
(TCXO)，被广泛应用于要求频率稳定性的手机等。专利文献1公开了 一种振荡电路，如图6所示，具有定时器51、开关部52、电流供给部53、 振荡部54、切换电路55和缓冲器部56。定时器51是测试单元，测试从 通过接通电源而施加电源电位的时间点起的经过时间，在该经过时间达 到预定的时间时输出测试结果。开关部52根据来自定时器51的信号， 进行预定的节点之间的导通/截止控制。电流供给部53具有电流镜电路， 输出电流通过恒流源流向电流镜电路。该电流被设定成用于振荡部54保 持振荡动作的最小值。
并且，振荡部54使压电振子的一端连接到反相器的输出侧，使另一 端连接到反相器的输入侧。向压电振子并联连接反馈电阻，利用两者构 成正反馈电路。在反相器的输入侧和输出侧分别连接用于稳定振荡动作 的电容器，该电容器的另一端分别接地。切换电路55在提供给栅极的信 号S17为"H"时处于导通状态，NMOS的漏极成为接地电位，振荡信号向 后级的输出被切断。并且，在信号S17为"L"时，NMOS截止，振荡信号 输出给后级。缓冲器部56具有整形波形并输出具有预定电平的振荡信号 的功能。还公开了以下内容，通过构成以上所述的振荡电路，在从接通电源 到经过预定的时间之间，以较大的电源电流驱动，由此能够縮短振荡动 作的起动时间。另外，在经过预定的时间后以较小的电源电流驱动，由 此能够以低功耗保持振荡动作。
专利文献1:日本特开平10—135741号公报
但是，专利文献1公开的振荡电路是为了縮短振荡起动时间，在初 期以较大的电流驱动，在经过预定的时间后以较小的电流驱动的振荡电 路，对解决使用相同IC电路构成频率范围较宽的压电振荡器时面临的问 题没有帮助。即，针对压电振荡器的小型化、薄型化、低成本化等的要 求曰益强烈，实现了满足这些要求的振荡电路的IC化。但是，由于振荡 电路的IC化的初期费用非常大，所以如果不能大量使用，将产生每台振 荡器的成本不会下降的问题。为了降低成本，需要在较宽的频率范围、 例如10MHz 50MHz的范围内使用IC，即需要使IC通用化。由于要求 压电振子的频率较宽、小型且薄型，所以压电振子的有效电阻增加，并 且产生频率漂移等。为了改善有效电阻、抑制频率漂移，在压电振子的 电容比等诸常数较宽、并使用相同IC制作范围较宽的振荡器时，存在负 性电阻不满足设计值的问题，并且存在即使振荡但振荡由于温度变化等 而不稳定或振荡停止的问题。
发明内容
本发明正是为了解决上述问题而提出的，提供一种使用相同IC来应 对频率范围较宽的压电振荡器。
本发明为了获得使用相同IC来应对频率范围较宽的压电振荡器，本 发明的压电振荡器的特征在于，所述压电振荡器包括压电振子、具有可 变电阻电路和振荡用晶体管的振荡电路、以及恒流电路，所述恒流电路 具有第1电流镜电路和电流控制电路，所述电流控制电路控制流向该第1 电流镜电路的电流，使得可调节该恒流电路的输出电流，将所述第1电 流镜电路的输出端侧通过所述可变电阻电路与所述振荡用晶体管的集电 极或基极中的至少一方连接，将控制电路与所述电流控制电路和所述可变电阻电路连接，所述控制电路进行所述电流控制电路的控制，并且， 控制所述可变电阻电路的电阻值。
如果构成以上所述的压电振荡器，则具有以下优点，能够根据来自 存储器电路的输出部的信号，控制恒流电路的输出电流，把振荡电路的 晶体管的集电极电位设定为适当的电位，因此，能够在较宽的温度范围
内适当设定振荡电路的负性电阻，能够把相同IC适用于频率范围较宽的
压电振荡器。
并且，在本发明的压电振荡器中，其特征在于，所述恒流电路具有 所述电流控制电路、所述第1电流镜电路、以及恒流源，所述电流控制
电路是第2电流镜电路，所述第2电流镜电路具有接受所述恒流源的输 出电流的供给的晶体管、和与该晶体管电流镜连接的多个晶体管，将所 述多个晶体管相互并联连接，并且，连接到所述第1电流镜电路，所述 控制电路构成为在所述多个晶体管的集电极电流流过的路径中连接开关 电路。
如果构成以上所述的压电振荡器，则具有以下效果，能够按照客户 要求的频率，根据来自存储器电路的输出部的信号，控制恒流电路的输 出电流，把振荡电路的晶体管的集电极电位设定为适当的电位，因此， 能够在使用温度范围内适当设定振荡电路的负性电阻，能够把相同IC适 用于频率范围较宽的压电振荡器。
并且，本发明的压电振荡器的特征在于，所述振荡电路是皮尔斯型 振荡电路。
这样，如果使用皮尔斯型振荡电路构成压电振荡器，则具有振荡频 率范围较宽、噪声特性得到改善的优点。
并且，本发明的压电振荡器的特征在于，所述振荡电路是科耳皮兹 型振荡电路。
这样，如果使用科耳皮兹型振荡电路构成压电振荡器，由于科耳皮 兹型振荡电路是振荡电路中使用最多的电路，因而具有应用范围较宽的 优点。
并且，本发明的压电振荡器的特征在于，所述可变电阻电路是将多个向电阻并联连接开关的电路串联连接而成的电路。
如果构成以上所述的压电振荡器，则具有以下效果，能够根据来自 存储器电路的输出部的信号，开闭所述可变电阻电路的开关，改变可变 电阻电路的电阻值，把振荡电路的晶体管的集电极电位设定为适当的电 位。
并且，本发明的压电振荡器的特征在于，所述可变电阻电路是将多 个电阻和开关的串联电路并联连接而成的电路。
如果构成以上所述的压电振荡器，则具有以下效果，能够根据来自 存储器电路的输出部的信号，开闭所述可变电阻电路的开关，改变可变 电阻电路的电阻值，把振荡电路的晶体管的集电极电位设定为适当的电 位。
并且，本发明的压电振荡器的特征在于，所述开关电路是在所述多 个晶体管的集电极电流流过的路径中分别连接电阻和开关的串联连接电 路而成的电路。
如果构成以上所述的压电振荡器，则具有以下效果，能够根据来自
存储器电路的输出部的信号，开闭第2可变电阻电路的开关，把恒流电 路的输出电流设定为适当的电流值。
并且，本发明的压电振荡器的特征在于，在构成所述压电振荡器的 电路中，除压电振子之外的电路被IC化。
这样，通过把除压电振子之外的电路IC化，具有以下效果，能够实 现压电振荡器的小型化、薄型化，还能够利用使用计算机的自动设备适 当设定恒流电路的输出电流、振荡电路的晶体管的集电极电位。并且， 通过把IC电路用于频率范围较宽的压电振荡器，具有以下效果，IC的成 本下降，进而能够实现压电振荡器的低成本化。
图1是表示本发明涉及的压电振荡器的结构的电路图。 图2是表示振荡电路的集电极电位Vc和恒流电路的输出电流Id的 温度特性的图。图3是表示第2实施例的压电振荡器的结构的电路图。 图4是表示第3实施例的压电振荡器的结构的电路图。 图5是表示第4实施例的压电振荡器的结构的电路图。 图6是表示以往的振荡电路的结构的电路图。 图7(a)(b)(c)(d)分别是表示电流镜电路的基本结构的示意图。 符号说明
1、 2、 3、 4压电振荡器；6、 7、 8、 9振荡电路；11恒流电路；13 存储器电路；Tr晶体管；Ql、 Q2、 Q3、 Q4、 Q5、 Q6、 Q7、 Q8、 Q9、 Q10晶体管；Rl、 R2、 R3、 R4、 R5、 R6、 R7、 R8、 R9、 Rll、 R12、 R13、 RM、 R15、 R16、 R18电阻；Cl、 C2、 C3、 Cll、 C12电容；Sl、 S2、 S3、 S4、 S5开关；X压电振子。
具体实施例方式
以下，根据附图具体说明本发明的实施方式。图1是表示本发明涉 及的第1实施方式的压电振荡器的结构的电路图，压电振荡器1包括压 电振子X、振荡电路6、恒流电路11和作为控制电路的存储器电路13。 图1所示的振荡电路6是皮尔斯型振荡电路，将振荡用晶体管Tr的发射 极接地，将集电极连接到恒流电路ll，同时在基极上连接压电振子X的 一个端子，将另一个端子与电容C1的一个端子连接，将电容C1的另一 个端子接地。在晶体管Tr的基极一接地之间连接电容C2，同时在电容 Cl和压电振子X的连接点连接电容C3的一个端子，将电容C3的另一 个端子连接到集电极。另外，在晶体管Tr的集电极和基极之间连接确定 集电极电位的第1可变电阻电路。第1可变电阻电路的一例如图1所示， 通过串联连接电阻R1K电阻R12和开关S5的并联电路、电阻R13和开 关S6的并联电路而构成。并且，分别使用信号线连接存储器电路13的 输出部和开关S5、 S6。
在晶体管Tr的集电极和基极之间连接第1可变电阻电路，根据来自 存储器电路13的输出部的信号来开闭开关S5、 S6，由此可控制晶体管 Tr的集电极电位。现在，假设从恒流电路Il向振荡电路6提供一定的电流ID，把流向电阻Rll的电流设为IA，把晶体管Tr的集电极电流设为IB， 把晶体管Tr的直流电流放大率设为hFE，在将开关S5、 S6闭合的情况下， Id=Ia+Ib、 IB=hFExIA，所以R11xId/ (l+hFE)的电压成为晶体管Tr的 集电极一基极间(集电极和基极之间)的电压。在将开关S5、 S6都断开 的情况下，(R11+R12+R13) xlD / (l+hFE)的电压成为集电极一基极 间的电压。另外，由于可按照后面所述改变恒流电路ll的输出电流ID， 因此，能够通过控制晶体管Tr的集电极一基极间的电压来控制集电极电 位Vc。并且，能够根据将要使用的压电振子X的振荡频率、等效串联电 阻值(压电振子的两瑞子间的相位差为0。时的电阻值)、电容比(静电电 容与动态电容之比)等，设定恒流电路ll的输出电流lD，使振荡电路的 负性电阻成为适当值。
图1所示的恒流电路11仅是一例，恒流电路11由以下部分构成 恒流源，具有由电阻R3和晶体管Q3 (N沟道MOS—FET)和晶体管Q4 和电阻R4构成的电路、以及由晶体管Q1、 Q2和电阻R1、 R2构成的电 流镜电路；由晶体管Q5、 Q6 (均是P沟道MOS—FET)构成的电流镜 电路；由晶体管Q7、 Q8、 Q9、 Q10和电阻R6、 R7、 R8、 R9和开关S1、 S2、 S3构成的电流镜电路(电流控制电路)。将电阻R3的一个端子连接 到电源电压Vcc，将另一个端子连接到晶体管Q3的栅极和晶体管Q4的 集电极，将晶体管Q4的发射极接地，同时将晶体管Q4的基极通过电阻 R4接地。另夕卜，连接晶体管Q4的基极和晶体管Q3的源极，同时将晶体 管Q3的漏极连接到晶体管Ql的集电极。
另外，将晶体管Q1的基极和集电极短路，将晶体管Q1、 Q2各自的 发射极通过电阻R1、 R2连接到电源电压Vcc。将晶体管Q2的集电极通 过电阻R5连接到晶体管Q7的集电极，将晶体管Q7的基极和集电极短 路，将晶体管Q7的发射极通过电阻R6接地。晶体管Q8、 Q9、 Q10是 相互并联连接的结构，将晶体管Q8、 Q9、 Q10各自的集电极和晶体管 Q5的漏极连接。连接晶体管Q7、 Q8、 Q9、 Q10的基极，同时在晶体管 Q8、 Q9、 Q10各自的发射极和接地之间分别连接电阻R7和开关S1的串 联电路(开关电路)、电阻R8和开关S2的串联电路(开关电路)、电阻R9和开关S3的串联电路(开关电路)，利用电阻R7 R9和开关S1 S3 构成第2可变电阻电路。并且，将晶体管Q5的栅极和漏极短路，将晶体 管Q5、 Q6各自的源极连接到电源电压Vcc，从而构成为从晶体管Q6的 漏极获取输出电流Id。并且，存储器电路13的输出部和恒流电路11的 开关S2、 S3通过信号线连接。另外，也可以采用将恒流电路11的开关 Sl连接到存储器电路13的输出部的结构。
恒流电路ll的开关S1始终连接，开关S2、 S3根据来自存储器电路 13的信号而开闭，从而改变P沟道MOS—FETQ6的输出电流lD。通过 增加由晶体管Q7、 Q8、 Q9、 Q10构成的电流镜电路的晶体管元件和开 关，可更加细致地控制输出电流lD。并且，通过改变构成晶体管Q8、 Q9、 Q10的半导体上的元件尺寸，可增减流过晶体管Q8、 Q9、 Q10的电流。 例如，可把晶体管Q8、 Q9、 Q10的元件尺寸设为相同尺寸，把各自的发
射极电流设定为l: 1: 1，还可改变元件尺寸而成为1: 2: 4。
关于恒流电路ll使用的电流镜电路，使用图7 (a)进行基本说明。 施加输入电流L的一侧的晶体管Qa构成为通过将基极和集电极接合的二 极管连接，将晶体管Qa的集电极电压施加给晶体管Qb的基极。晶体管 Qa的发射极电流Im是集电极电流Id与基极电流Iw之和，即IE1=IC1 + IB1。输入电流I,是Ic,和Iw和晶体管Qb的基极电流lB2之和，即也是Im 和Ib2之和。如果晶体管Qa、 Qb的特性相同，则晶体管Qa的发射极电 流IE1和晶体管Qb的发射极电流Ie2相等。但是，由于从输入电流I,分流
出基极电流IB2，所以I^相比h减少lB2。艮卩，输入电流I,和输出电流l2 的关系为I,—I2 = 2IB2，所以为了使输入电流Ii和输出电流l2接近，优选
晶体管Qb是hFE较高的元件。
图7 (b)表示对该图(a)的晶体管Qa、 Qb的发射极分别附加电阻 Ra、 Rb，以提高电流镜电路的精度和稳定性的电路结构，该图(c)表示 具有多个输出的多联输出型电流镜电路。并且，图7 (d)表示使用MOS 一FET来取代该图(a)的双极晶体管Qa、 Qb的示例，克服了双极晶体 管的缺点，输入电流h和输出电流12的关系可实现为理想的Ii=I2。
说明恒流电路ll的动作。通过电阻R3从电源电压Vcc流出电流，对晶体管Q3的栅极和晶体管Q4的集电极施加电压。根据晶体管Q3的 栅极和源极之间电位的值，确定晶体管Q3的漏极电流，因此，恒电流通 过构成电流镜电路的晶体管Q1、 Q2流向晶体管Q3的源极。并且，与流 向晶体管Q1的恒电流大致相同值的电流流向晶体管Q2，该电流通过电 阻R5流向晶体管Q7。在晶体管Q7和晶体管Q8、 Q9、 Q10的元件尺寸 相同的情况下，在电流流向晶体管Q7时，可在晶体管Q8、 Q9、 Q10的 集电极分别流过与晶体管Q7的集电极电流相同值的电流，相当于该电流 之和的电流流向晶体管Q5。此时，如果晶体管Q5和晶体管Q6的元件 尺寸相同，则与晶体管Q5相同量的电流流向晶体管Q6，成为输出电流 b。因此，通过根据来自存储器电路13的信号来开闭开关S2、 S3，能够 调节晶体管Q5的漏极电流，因而能够控制输出电流ID。
并且，存储器电路13能够发送用于控制设于振荡电路6的晶体管 Tr的基极一集电极之间的开关S5、 S6的开闭的信号，控制Tr的集电极 电位，将集电极电位设定为适当的电压。
由于在重新设计振荡器用IC时需要较大的初期投资，因而需要适用 于大量的振荡器，并大幅降低成本。因此，必须在较宽的频率范围下使 用相同的振荡器用IC。以往根据客户规格，考虑振荡频率、温度特性、 频率的可变范围、输出电压等，求出适合于规格的诸参数，并设计出专 用的压电振荡器。但是，以往的设计方式不能满足近来的小型化/薄型化、 低价格的要求，不能避免除压电振子之外的电路的IC化。因此，为了使 用相同的振荡器用IC来设计频率范围较宽的振荡器，必须使用内置于IC 的存储器电路把振荡电路的发射极电流、集电极电位等设定为适合振荡 频率的值。尤其使用温度范围内的振荡电路的振荡条件、即负性电阻是 最重要的设计参数之一。已经公知负性电阻与发射极电流成正比，与角 频率的平方成反比。除此之外，压电振子的有效电阻、振荡电路的电容 等参数与振荡条件相关，大致地讲，在频率增高时负性电阻按照平方关 系减小，因此，需要相应地增大发射极电流。
图2是表示振荡电路6的晶体管Tr的集电极电位Vc和恒流电路11 的输出电流lD的温度特性的图。温度tl时的Tr的集电极电位是Vcl。该情况吋，电源电压Vcc与集电极电位Vcl的电压差能够确保为了使晶体 管Q6稳定动作而需要的充足的源极一漏极电压。但是，在温度下降到t2 时，根据晶体管Tr的温度特性，集电极电压上升到Vc2， (Vcc—Vc2) 不能充分确保晶体管Q6的源极一漏极间电压而成为饱和状态。结果，构 成电流镜电路的晶体管Q5、 Q6的输出电流lD开始减小，不能提供保持 振荡电路6振荡而需要的发射极电流，振荡电路变得不稳定。因此，需 要降低振荡电路6的晶体管Tr的集电极电位Vc。如图l所示，在晶体管 Tr的基极一集电极之间连接第l可变电阻电路，gp，串联连接电阻R1、 电阻R12和开关S5的并联电路、以及电阻R13和开关S6的并联电路而 成的电路。根据来自存储器电路13的输出部的信号，使开关S5、 S6处 于断幵状态或闭合状态，调节第1可变电阻电路的电阻值，设定晶体管 Tr的集电极电位Vc，使构成电流镜电路的晶体管Q6的漏极一源极电压
V(3S成为适当的值。
本发明的特征是压电振荡器构成为，根据内置于IC电路的存储器电 路13的信号，把恒流电路11的输出电流和振荡电路6的晶体管Tr的集 电极电位设定为最佳值，以使振荡电路6在将要使用的振荡频率下的振 荡条件、消耗电流、噪声特性等成为最佳状态。在图1的示例中，示出 了恒流电路11有3个开关、振荡电路6有两个开关和两个电阻的示例， 但也可以增加它们的数量，从而可更加细致地设定输出电流、偏置电压。 并且，示出了将振荡电路6的晶体管Tr的集电极和恒流电路11的输出直 ^M^W，但也可以在它们之间MAM。
并且，在图1的电路图中，存储器电路13的输出部与第1可变电阻 电路和第2可变电阻电路利用独立的信号线连接，但也可以将信号线连 接成使第1可变电阻电路和第2可变电阻电路联动。即，在闭合第2可 变电阻电路的开关S2、 S3来增大恒流电路11的输出电流Id的情况下， 也可以联动闭合第1可变电阻电路的开关S5、 S6来降低Tr的集电极电 位Vc。
图3是表示第2实施例的压电振荡器2的结构的电路图，与图1所 示的压电振荡器1的不同之处是，振荡电路7的晶体管Tr的集电极一基极间的第1可变电阻电路的结构。如图3所示，第1可变电阻电路是将 多个电阻和开关的串联电路并联连接而成的电路。即，并联连接电阻R14、 电阻R15和开关S5的串联电路、以及电阻R16和开关S6的串联电路而 构成。在该示例中，也能够根据来自存储器电路13的输出部的信号，开 闭开关S5、 S6，改变第1可变电阻电路的电阻值，把Tr的集电极电位设 定为适当的电位。
图4是表示第3实施例的压电振荡器3的结构的电路图，与图1所 示的压电振荡器1的不同之处是，振荡电路8采用科耳皮兹型振荡电路 构成。科耳皮兹型振荡电路将晶体管Tr的集电极通过第1可变电阻电路 连接到恒流电路11，在基极和电源VDD之间连接电阻R17而成为基极 偏置电压。在晶体管Tr的基极一发射极之间连接电容Cl，同时在发射极 和接地之间连接发射极电阻RE和电容C2的并联连接电路，虽然没有图 示，但振荡输出是从集电极通过电容Co获取的。另外，电源电压Vcc 通过旁通电容器(未图示)高频接地。
第1可变电阻电路通过串联连接电阻Rll、电阻R12和幵关S5的并 联电路、电阻R13和开关S6的并联电路而构成。并且，分别使用信号线 连接存储器电路13的输出部和开关S5、 S6。能够根据来自存储器电路 13的信号，开闭开关S5、 S6，改变第1可变电阻电路的电阻值，把Tr 的集电极电位Vc设定为适当的电位。
图5是表示第4实施例的压电振荡器4的结构的电路图，与图3所 示的压电振荡器2的不同之处是，振荡电路9采用科耳皮兹型振荡电路 构成。第1可变电阻电路通过并联连接电阻R14、电阻R15和开关S5的 串联电路、电阻R16和开关S6的串联电路而构成，存储器电路13的输 出部和开关S5、 S6通过信号线连接。能够根据来自存储器电路13的信 号，幵闭开关S5、 S6，改变第1可变电阻电路的电阻值，把Tr的集电极 电位Vc设定为适当的电位。
权利要求
1. 一种压电振荡器，其特征在于，所述压电振荡器包括压电振子、具有可变电阻电路和振荡用晶体管的振荡电路、以及恒流电路，所述恒流电路具有第1电流镜电路和电流控制电路，所述电流控制电路控制流向该第1电流镜电路的电流，使得可调节该恒流电路的输出电流，将所述第1电流镜电路的输出端侧通过所述可变电阻电路与所述振荡用晶体管的集电极或基极中的至少一方连接，将控制电路与所述电流控制电路和所述可变电阻电路连接，所述控制电路进行所述电流控制电路的控制，并且，控制所述可变电阻电路的电阻值。
2. 根据权利要求1所述的压电振荡器，其特征在于， 所述恒流电路具有所述电流控制电路、所述第1电流镜电路、以及恒流源，所述电流控制电路是第2电流镜电路，所述第2电流镜电路具有接受所述恒流源的输出电流的供给的晶体管、和与该晶体管电流镜连接的 多个晶体管，将所述多个晶体管相互并联连接，并且，连接到所述第1电流镜电路，所述控制电路构成为在所述多个晶体管的集电极电流流过的路径中 连接开关电路。
3. 根据权利要求1所述的压电振荡器，其特征在于，所述振荡电路 是皮尔斯型振荡电路。
4. 根据权利要求1所述的压电振荡器，其特征在于，所述振荡电路 是科耳皮兹型振荡电路。
5. 根据权利要求1所述的压电振荡器，其特征在于，所述可变电阻 电路是将多个向电阻并联连接开关的电路串联连接而成的电路。
6. 根据权利要求1所述的压电振荡器，其特征在于，所述可变电阻电路是将多个电阻和开关的串联电路并联连接而成的电路。
7. 根据权利要求2所述的压电振荡器，其特征在于，所述开关电路 是在所述多个晶体管的集电极电流流过的路径中分别连接电阻和开关的 串联连接电路而成的电路。
8. 根据权利要求2所述的压电振荡器，其特征在于，在构成所述压 电振荡器的电路中，除压电振子之外的电路被IC化。
全文摘要
本发明提供一种使用相同IC来应对频率范围较宽的压电振荡器。该压电振荡器构成为包括压电振子、振荡电路、恒流电路和存储器电路，所述振荡电路在晶体管的集电极和基极之间具有确定集电极电位的第1可变电阻电路，所述恒流电路由多个电流镜电路构成，向与输出电流相关的电流镜电路的晶体管元件连接第2可变电阻电路，所述存储器电路的输出部通过信号线与所述振荡电路的第1可变电阻电路和所述恒流电路的第2可变电阻电路连接，控制所述恒流电路的输出电流，并控制所述晶体管的集电极电位。
文档编号G05F3/16GK101436846SQ20081017480
公开日2009年5月20日 申请日期2008年10月31日 优先权日2007年11月12日
发明者石川匡亨 申请人:爱普生拓优科梦株式会社