相位检测装置以及相位调整方法
【技术领域】
[0001] 本发明涉及一种电子装置，且特别是涉及一种相位检测装置以及相位调整方法。【背景技术】
[0002] 在高速串行数据的接收端，为了正确取得数据，必须有一个时钟信号做为取样数 据的依据，这个时钟信号的频率与相位必须锁定接收到的数据信号。传统的接收端是利用 时钟数据回复器以提供这样的时钟信号。
[0003] 传统时钟数据回复器利用电压控制振荡器（VCO:voltagecontroloscillator) 提供时钟信号，藉由相位检测器根据时钟信号取样数据信号，并根据取样值控制电荷泵 (chargepump)的充放电，进而控制电压控制振荡器调整时钟信号的频率，而使时钟信号具 有正确的相位。
[0004] 现有的相位检测器可根据相邻两个数据取样值以及介于此相邻两个数据信号边 缘的取样值来判断时钟信号的相位为领先或落后，并据以控制电荷泵的充放电，以适时地 调整时钟信号的相位。然而随着通信技术的普及和进步，数据的传输比特率（bitrate)越 来越高，信号衰减的情形越趋明显，此相位调整方式已渐渐地失去其调整的精确度，而需有 更准确的相位调整方式，来避免相位差造成的电路不稳定以及电路效能下降。
【发明内容】
[0005] 本发明提供一种相位检测装置以及相位调整方法，可正确地调整取样时钟信号的 相位，避免相位差造成的电路不稳定以及电路效能下降。
[0006] 本发明的相位检测装置，包括比较单元、储存单元以及处理单元。其中比较单元接 收取样数据信号而产生的取样信号，取样信号包括交替产生的多个数据取样值以及多个数 据边缘取样值，比较单元比较相邻的数据取样值与数据边缘取样值，以产生多个比较值。储 存单元储存数据取样值、数据边缘取样值以及比较值。处理单元耦接储存单元，依据接连产 生的第一数据取样值、第二数据取样值以及第三数据取样值判断是否输出相位调整控制信 号，以调整取样数据信号所依据的取样时钟信号的相位。
[0007] 本发明的相位调整方法包括下列步骤。接收取样数据信号而产生的取样信号，取 样信号包括交替产生的多个数据取样值以及多个数据边缘取样值。比较相邻的数据取样值 与数据边缘取样值，以产生多个比较值。储存数据取样值、数据边缘取样值以及比较值。依 据接连产生的第一数据取样值、第二数据取样值以及第三数据取样值判断是否输出相位调 整控制信号，以调整取样数据信号所依据的取样时钟信号的相位。
[0008] 基于上述，本发明藉由依据接连产生的第一数据取样值、第二数据取样值以及第 三数据取样值判断是否输出相位调整控制信号，以调整取样数据信号所依据的取样时钟的 相位，以在电路较稳定时进行取样时钟信号的相位调整，而可更正确地调整取样时钟信号 的相位，避免相位差造成电路不稳定以及电路效能下降。
[0009] 为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图详细 说明。
【附图说明】
[0010] 图1绘示为本发明一实施例的相位检测装置的示意图。
[0011] 图2绘示为对数据信号进行过取样的示意图。
[0012] 图3绘示本发明一实施例的应用相位检测装置的时钟数据回复装置的示意图。
[0013] 图4绘示本发明一实施例的相位调整方法的流程示意图。
[0014] 图5绘示本发明另一实施例的相位调整方法的流程示意图。
[0015] 附图符号说明
[0016] 102:取样单元
[0017] 104:比较单元
[0018] 106 :储存单元
[0019] 108 :处理单元
[0020] 302:相位检测装置
[0021] 304、306:电荷泵
[0022] 308:回路滤波器
[0023] 310:电压控制振荡器
[0024] 312 :分频器
[0025]314 :相位频率检测器
[0026] 316 :锁定检测器
[0027]318 :切换单元
[0028] SF:参考频率信号
[0029] SC:时钟信号
[0030] SW :切换控制信号
[0031] Sl :数据信号
[0032] S2 :取样信号
[0033] S3 :相位调整控制信号
[0034] CLK1、CLK2、CLK3 :取样时钟信号
[0035] D^DpD1:数据取样值
[0036] S402~S416、S512 :相位调整方法的流程步骤
【具体实施方式】
[0037] 图1绘示为本发明一实施例的相位检测装置的示意图。请参照图1，相位检测装置 包括取样单元102、比较单元104、储存单元106以及处理单元108,其中比较单元104f禹接 取样单元102与储存单元106,储存单元106还親接处理单元108。取样单元102可例如以 过取样的方式对数据信号Sl进行取样，亦即以一组相同频率但不同相位的取样时钟信号， 分别对数据信号Sl作取样的动作。图2绘示为对数据信号Sl进行过取样的示意图，请参 照图2。图2实施例利用三个取样时钟信号CLK1、CLK2以及CLK3分别对数据信号进行取 样，以产生取样信号S2给比较单元104。其中，取样信号可包括交替产生的多个数据取样值 以及多个数据边缘取样值，如在图2中，依据取样时钟信号CLK1、CLK3的上升缘对数据信号Sl进行取样可得到数据取样值（亦即DpD1)，而依据取样时钟信号CLK2的上升缘对数据信 号Sl进行取样可得到介于上述两个数据取样值之间的数据边缘取样值。如此持续地依据 取样时钟信号CLKl、CLK2以及CLK3分别对数据信号Sl进行取样，可交替地产生的多个数 据取样值以及多个数据边缘取样值。值得注意的是，在部分实施例中，取样单元102亦可依 据单一取样时钟信号对数据信号Sl进行取样，而不限于以过取样的方式对数据信号Sl进 行取样。
[0038] 比较单元104可例如以比较器或逻辑电路（如与门、异或门…等）来实施，其依序 地对来自取样单元102的数据取样值两两进行比较，每一个取样值皆会与其下一个取样值 进行比较，亦即将相邻的数据取样值与数据边缘取样值进行比较，以产生多个比较值。储存 单元106可储存数据取样值、数据边缘取样值以及比较值。此外，处理单元108则可依据接 连产生的三个数据取样值来判断是否输出相位调整控制信号S3,以调整取样单元102取样 数据信号Sl时所依据的取样时钟信号的相位。
[0039] 举例来说，取样单元102取样数据信号Sl所接连得到的三个数据取样值D^DpDi 的取样结果，且％、D1数据取样值不相同时，可如下表一所示：
[0040]
[0041] 表一
[0042] 表一所示的数据取样值D+ %、D1的取样结果为在数据取样值D^与数据取样值D: 不相同的情形下所可能出现的取样结果。在本实施例中，当数据取样值Dtl与数据取样值D: 不相同时，处理单元108可判断数据取样值Dtl的前一个数据取样值（亦即数据取样值DJ 是否与数据取样值Dtl相同。其中当数据取样值D与数据取样值D^相同时，处理单元108 可依据比较单元104比较数据取样值Dtl、数据取样值D1以及介于数据取样值D^与数据取样 值〇」司的数据边缘取样值所得到的比较值，来判断取样单元102取样数据信号Sl所依据 的取样时钟信号为领先或落后数据信号Sl的相位。
[0043] 以取样结果A为例，若由介于数据取样值Dtl与数据取样值Di间的数据边缘取样值 与数据取样值Dtl的比较值得知介于数据取样值D^与数据取样值Di间的数据边缘取样值与 数据取样值Dtl不同（亦即数据边缘取样值为1)，代表取样单元102取样数据信号Sl所依 据的取样时钟信号落后数据信号Sl的相位。若由介于数据取样值Dtl与数据取样值D1间的 数据边缘取样值与数据取样值〇:的比较值得知介于数据取样值D^与数据取样值Di间的数 据边缘取样值与数据取样值D1不同（亦即数据边缘取样值为0)，代表取样单元102取样数 据信号Sl所依据的取样时钟信号领先数据信号Sl的相位。而在处理单元108判断出取样 时钟信号为领先或落后数据信号SI后，处理单元108便可依据取样时钟信号的领先或落后 调整取样时钟信号的相位，以避免取样单元102取样错误，而造成的电路不稳定以及电路 效能下降。
[0044] 另外，当数据取样值Dtl与数据取样值D:不相同时，且处理单元108判断出数据取 样值Dtl的前一个数据取样值（亦即数据取样值DJ也与数据取样值Dtl不同时，处理单元 108不调整取样时钟信号的相位。举例来说，在表一的取样结果B、C的情形下，处理单元108 不调整取样时钟信号的相位。
[0045] 此外，上述的储存单元可例如以暂存器来实施，其可例如用以暂存数据取样值D_p D。、D1W及数据取样值D+DpD1与数据边缘取样值的比较值。
[0046] 由于在高速的数据传输应用下（例如5GHz以上的传输速率），如例如USB3.0、 USB3. 1、PCIEGen2、PCIEGen3等传输技术，信号衰减的效应将越明显，如此将造成数据信 号Sl在转换其状态时（亦即切换其逻辑电平时）出现转态点偏移的情形，且当数据信号 Sl切换其状态的频率越高时，此偏移效应越严重，如此将大大地影响取样时钟信号的相位 调整的准确度。为避免此情形上述实施例的处理单元108依据接连产生的三个数据取样值 D_p%、D1来判断是否输出相位调整控制信号，以调整取样时钟信号的相位，在数据取样值 I1与数据取样值