专利名称：用于spi4.2总线的相位调整方法和装置的制作方法
技术领域：
本发明涉及通信领域，具体而言，涉及一种用于SPI4.2总线的 相位调整方法和装置。
背景技术：
SPI4.2总线(System Packet Interface Level 4 Phase 2 BUS，系 纟克包4妄口 4级2才目4立总纟戋)是OIF ( Optical Internetworking Forum, 光互连网络i仑坛)制定的一种总线标准，应用在凄t才居《连路层与物理 层之间的总线4妄口，其带宽可达10Gb/s。可以应用的物理4妾口有 OC-192 ATM、 Packet over SONET/SDH (POS)、 10 Gb/s Ethernet等。
SPI4.2总线的系统结构模型如图l所示。从图1中可以看出， 接收和发送的数据通道和流量控制通道是分离的，并且是反向的。 两个通道的分离就《吏得^接收和发送相互独立。两个通道SP是源同步 总线4妄口。对于凄t据通道，如图2所示，由差分时^H言号，16bit差 分数据信号，lbit差分控制信号组成，数据信号与控制信号都要与 时钟保持同步。总线标准规定的最小时钟频率是311MHz,由于数 据与控制信号是DDR采样的，因此，每条数据线的最小bit率是 622Mbps 。
由于SPI4.2的数据通道是源同步并行总线，最理想的情况就是 数据、控制信号与时钟信号同时到达接收端，但由于数据通道信号 速率较高，因而对器件以及PCB的信号完整性和电源完整性要求较
4高，所以存在4牛动(jitter )、偏冻牛(skew)、 ^朵声( noise )的情况, 数据、控制信号经常与时钟信号无法保持同步，而且ft据、控制信 号之间也存在偏差。
于是，该总线标准提供了两种方法来解决上述问题， 一个是在 数据通道发送端发送训练码，使得接收端能一艮据训练码来调整各个 信号线的时序，当器件初始化时以及发生不同步故障时会发送训练 码以求获得同步。第二个方法是在接收端提供了相位调整功能。相 ^f立调整(Phase Alignment )分为静态才目 <立调整(Static Phase Alignment)和动态相位调整(Dynamic Phase Alignment )。
静态相位调整是接收端器件根据时钟在固定的采^^羊点来锁存数 据与控制信号。动态相位调整是接收端能通过修改参数来动态保持 时钟与数据的相位一致。显然，静态相位调整需要有津奇确的时钟采
样窗口，但由于上述的抖动，偏斜与噪声的情况，静态相位调整有 4艮大的4吏用局限，需要i殳计者精确地i殳计以^f呆持各j言号线在PCB上 走线的一致，而且要保证板上的信号完整性与电源完整性，如果发 生相位调整失效的情况，时钟信号与数据、控制信号就无法保持同 步，即使一开始由于发送端发送训练码而获得了同步，运行过程中 由于随机抖动或者噪声因素而导致了接收端不同步，虽然发送端会 才艮据接收端送来的状态信号而重新发送训练码，以后也许会重新获 得同步，4旦这,殳时间凄t据会大量的丢失，而且多次的同步过程会导 致凄t据通讯的4及其不稳定。
动态相位调整就很好地避免这种情况的发生，接收端会检查输 入的数据与控制信号的相位变化，调整时钟信号的相位与之对齐。 这样^没计者就无需太关注总线的精确设计，简化了 PCB的布局与走 线，节省了工程实践和成本。发明人发现现有技术至少存在以下问
如果使用仅支持静态相位调整的器件，遇到需要长距离布线甚至跨接插件的情况，就需要设计者花费大量精力匹配好各个数据信号与 时钟信号，而且要十分关注板上的电源完整性和信号完整性，以求 满足同步要求，但有些抖动与噪声是无法控制的，在某些情况就非
常有可能遇到前面所述的问题。如图3所示，^L考虑器件A到器件 B的单向SPI4.2传输，当A与B的距离比较长(超过20厘米)，中 间又经过接插件，由于接插件会引起信号的畸变，会加剧信号之间 相位的不确定性，在B的接收端，总线信号已经不同步了。如果B 不支持动态相位调整，那么会造成经常性的不同步，导致频繁地重 新获取同步过程，从而引起系统的不稳定，同步过禾呈凄t据的大量丢 失。
发明内容
本发明旨在提供一种用于SPI4.2总线的相位调整方法和装置， 以解决现有技术存在的当器件不支持动态相位调整时导致的总线信 号不同步的问题。
根据本发明的一个方面，提供了一种用于SPI4.2总线的相位调 整方法，包括器件C接收来自器件A的SPI4.2总线信号；器件C 对SPI4.2总线信号进4于动态相位调整，并将经动态相位调整后的 SPI4.2总线信号发送给器件B;器件B对接收的经动态相位调整后 的SPI4.2总线信号进行静态相位调整，器件B与器件C之间的距离 小于5cm。
优选地，器件A、器件B和器件C具有SPI4.2接口，器件B 仅支持静态相位调整。
优选地，器件C位于器件A和器件B之间。
优选地，器件A与器件B之间的走线超过20cm，且经过接插件。优选地，器件c为现场可编程门阵列。优选地，SPI4.2总线信号包括数据差分时钟信号、差分数据信 号和差分控制信号。才艮据本发明的另一个方面，还4是供了一种用于SPI4.2总线的相 位调整装置，包括器件A;器件C，用于接收来自器件A的SPI4.2 总线信号，对SPI4.2总线信号进行动态相位调整，并将经动态相位 调整后的SPI4.2总线信号发送给器件B;器件B,用于对接收的经 动态相位调整后的SPI4.2总线信号进行静态相位调整，器件B与器 件C之间的3巨离小于5cm。优选地，器件A、器件B和器件C具有SPI4.2 4妾口，器件B ^叉支持静态相位调整。优选地，器件C位于器件A和器件B之间。优选地，器件A与器件B之间的走线超过20cm,且经过4妻插件。优选地，器件C为^L场可编禾呈门阵列。由于在不具备动态相位调整的器件前增加一个支持动态相位调 整的器件，解决了现有技术存在的当器件不支持动态相位调整时导 致的总线信号不同步的问题，从而4吏得SPI4.2在PCB上可以长距 离布线，尤其适用于跨接插件走线的情况，并且对才反上的信号抖动 以及噪声有强大的抑制功能，保证了 SPI4.2总线4妄收端的总线同步 要求。从而使得设计者可以轻松完成总线的i殳计，简化了 PCB的布 局和布线，减少了产品调试时间，节省了调i式成本和工考呈实践和成 本，提高了产品的稳定性。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其"i兌明用于解释本发明，并 不构成对本发明的不当限定。在附图中图1示出了现有4支术的SPI4.2总线系统参考才莫型图；图2示出了现有技术的两个SPI4.2器件的连接(单向)示意图；图3示出了现有技术的SPI4.2总线长距离传输示意图；图4示出了根据本发明实施例的用于SPI4.2总线的相位调整方 法的流考呈图；图5示出了根据本发明优选实施例的用于SPI4.2总线的相位调 整装置的示意图。
具体实施方式
下面将参考附图并结合实施例，来详细"i兌明本发明。图4示出了根据本发明实施例的用于SPI4.2总线的相位调整方 法的流禾呈图，包括以下步骤步骤SIO，器件C接收来自器件A的SPI4.2总线信号；步骤S20,器件C对SPI4.2总线信号进行动态相位调整，并将 经动态相位调整后的SPI4.2总线信号发送^合器件B;步骤S30,器件B对接收的经动态相位调整后的SPI4.2总线信 号进行静态相位调整，器件B与器件C之间的距离小于5cm。其中，器件A、器件B和器件C具有SPI4.2接口，器件B仅 支持静态相位调整。该优选实施例由于在不具备动态相位调整的器件前增加一个支 持动态相位调整的器件，这样使得SPI4.2在PCB上可以长距离布 线，尤其适用于-t接插件走线的情况，并且对板上的4言号抖动以及 噪声有强大的抑制功能，保证了 SPI4.2总线接收端的总线同步要求。 从而使得设计者可以轻+〉完成总线的设计，简化了 PCB的布局和布 线，减少了产品调试时间，节省了调试成本和工程实践和成本，提 高了产品的稳定性。优选地，器件C位于器件A和器件B之间。器件A与器件B 之间的走线超过20cm，且经过4妾插件。该优选实施例可以佳J寻 SPI4.2在PCB上进行长距离布线，尤其适用于跨接插件走线的情况。优选地，器件C可以为现场可编程门阵列FPGA，来实现动态 相位调整的功能。优选地，SPI4.2总线信号包括数据差分时钟信号、差分数据信 号和差分控制信号。器件C可以通过动态相位调整4企查输入的数据 信号与控制信号的相位变化，调整时钟信号的相位与之对齐。图5示出了根据本发明优选实施例的用于SPI4.2总线的相位调 整装置的示意图，包括器件A;器件C,用于接收来自器件A的 SPI4.2总线信号，对SPI4.2总线信号进行动态相位调整，并将经动 态相位调整后的SPI4.2总线信号发送给器件B;器件B，用于对接 收的经动态相位调整后的SPI4.2总线信号进行静态相位调整，器件 B与器件C之间的距离小于5cm。其中，器件A、器件B和器件C具有SPI4.2接口，器件B仅 支持静态相位调整。该优选实施例由于在不具备动态相位调整的器件前增加一个支
持动态相位调整的器件，这样使得SPI4.2在PCB上可以长距离布 线，尤其适用于跨接插件走线的情况，并且对板上的信号抖动以及 噪声有强大的抑制功能，保证了 SPI4.2总线接收端的总线同步要求。 乂人而佳J寻:没计者可以轻^^完成总线的i殳计，简4b了 PCB的布局和布 线，减少了产品调试时间，节省了调试成本和工程实践和成本，提 高了产品的稳定性。
优选地，器件C位于器件A和器件B之间。器〗牛A与器件B 之间的走线超过20cm，且经过接插件。该优选实施例可以使得 SPI4.2在PCB上进行长距离布线，尤其适用于跨接插件走线的情况。
优选地，器件C可以为现场可编程门阵列，来实现动态相位调 整的功能。
在上述优选实施例的相位调整方法和装置中，器件B与器件C 之间的距离要尽可能地近，在理论上来讲越近越好，但是会受到实 际PCB布线工艺i殳计的限制。在实际的应用中，器4牛B与器件C 应在同一 PCB上，且距离一般在5cm以内，实际的最佳距离要才艮 据工艺条件选择器件C的位置。
下面结合图5详细it明上述优选实施例的用于SPI4.2总线的相 位调整装置的工作原理
如图5所示，器件A通过SPI4.2总线与器件B通讯，仅考虑 单向传输，器件B不支持动态相位调整。器件A与器件B之间需要 长距离布线，走线很长一般长于20厘米，中间走线会经过接插件， 在器件A与器件B之间，在尽可能靠近器件B的位置》丈置一个支持 动态相位调整的器件C,如FPGA (现场可编程门阵列)，由器件C 完成对SPI4.2总线单向^:据通道的动态相^立调整(DPA)功能。如图5所示，在器件C的接收端，总线信号由于长距离走线并且经过 接插件已经变得不同步了，由于器件C支持动态相位调整，能将输 入的不同步信号经过调整，在C的输出端输出的总线的时钟信号与 数据信号保持完美的同步关系。由于器件B与器件C之间的距离很 近，可以比较方便地实现总线各个信号之间的走线的等长，同时各 种抖动和电源噪声对信号的影响由于距离非常近也非常小，这样器 件B通过静态相位调整获取总线的同步之后，不会导致总线重新获 取同步的过程，从而保证了传输系统的稳定性。
需要说明的是，上述优选实施例不仅适用于SPI4.2总线，也适 用于其他源同步总线在长距离传输的情况，尤其是经过4妄插件的情 况。
上述优选实施例的器件C的输出总线信号具备稳、定的同步关 系，这样由于器件B与器件C之间的距离很近，因此很容易满足总 线的布线要求来满足时钟与数据同步。
从以上的描述中，可以看出，本发明实现了如下4支术效果由 于在不具备动态相位调整的器件前增加一个支持动态相位调整的器 件，这样使得SPI4.2在PCB上可以长距离布线，尤其适用于跨接 插件走线的情况，并且对板上的信号抖动以及噪声有强大的抑制功 能，保证了 SPI4.2总线接收端的总线同步要求。从而4吏得设计者可 以轻松完成总线的设计，简化了 PCB的布局和布线，减少了产品调 试时间，节省了调试成本和工程实践和成本，提高了产品的稳定性。
显然，本领域的技术人员应该明白，上述的本发明的各模块或 各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算 装置上，或者分布在多个计算装置所组成的网络上，可选地，它们 可以用计算装置可执行的程序代码来实现，从而，可以将它们存储
在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模 块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明， 对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在 本发明的精神和原则之内，所作的任何修改、等同替换、改进等， 均应包含在本发明的保护范围之内。
权利要求
1.一种用于SPI4.2总线的相位调整方法，其特征在于，包括器件C接收来自器件A的SPI4.2总线信号；所述器件C对所述SPI4.2总线信号进行动态相位调整，并将经动态相位调整后的SPI4.2总线信号发送给器件B；所述器件B对接收的所述经动态相位调整后的SPI4.2总线信号进行静态相位调整，所述器件B与所述器件C之间的距离小于5cm。
2. 根据权利要求1所述的相位调整方法，其特征在于，所述器件 A、所述器件B和所述器件C具有SPI4.2"t妄口，所述器件B 仅支持静态相位调整。
3. 根据权利要求1所述的相位调整方法，其特征在于，所述器件 C位于所述器件A和所述器件B之间。
4. 根据权利要求1所述的相位调整方法，其特征在于，所述器件 A与所述器件B之间的走线超过20cm，且经过接插件。
5. 根据权利要求1所述的相位调整方法，其特征在于，所述器件 C为现场可编程门阵列。
6. 根据权利要求1所述的相位调整方法，其特征在于，所述SPI4.2 总线信号包括数据差分时钟信号、差分数据信号和差分控制信—弓—
7. —种用于SPI4.2总线的相位调整装置，其特征在于，包括器件A;器件C，用于接收来自所述器件A的SPI4.2总线信号， 对所述SPI4.2总线信号进行动态相位调整，并将经动态相位 调整后的SPI4.2总线信号发送给器件B;所述器件B,用于对4妄收的所述经动态相位调整后的 SPI4.2总线信号进行静态相位调整，所述器件B与所述器件C 之间的3巨离小于5cm。
8. 根据权利要求7所述的相位调整装置，其特征在于，所述器件 A、所述器件B和所述器件C具有SPI4.2接口 ，所述器件B 仅支持静态相位调整。
9. 根据权利要求7所述的相位调整装置，其特征在于，所述器件 C位于所述器件A和所述器件B之间。
10. 根据权利要求7所述的相位调整装置，其特征在于，所述器件 A与所述器件B之间的走线超过20cm，且经过接插件。
11. 根据权利要求7所述的相位调整装置，其特征在于，所述器件 C为现场可编-艮门阵列。
全文摘要
本发明提供了一种用于SPI4.2总线的相位调整方法，包括器件C接收来自器件A的SPI4.2总线信号；器件C对SPI4.2总线信号进行动态相位调整，并将经动态相位调整后的SPI4.2总线信号发送给器件B；器件B对接收的经动态相位调整后的SPI4.2总线信号进行静态相位调整，器件B与器件C之间的距离小于5cm。本发明还提供了一种用于SPI4.2总线的相位调整装置。本发明能够使得SPI4.2在PCB上可以长距离布线，尤其适用于跨接插件走线的情况，并且对板上的信号抖动以及噪声有强大的抑制功能，保证了SPI4.2总线接收端的总线同步要求。
文档编号H04B10/12GK101656576SQ200910171660
公开日2010年2月24日 申请日期2009年9月2日 优先权日2009年9月2日
发明者王振峰 申请人:中兴通讯股份有限公司