一种低功耗控制电路及存储装置制造方法
【专利摘要】本发明属于半导体存储装置的电源管理【技术领域】，并提供了一种低功耗控制电路，及其基于该低功耗控制电路的一种具数据掉电保护的存储装置。在本发明中公开了一种低功耗控制电路，与NVDIMM中的IC芯片电连接，所述NVDIMM设有储能装置；所述低功耗控制电路包括：电连接于储能装置的电源管理模块和电压转换模块以及MCU，所述MCU接收到IC芯片根据内存中数据备份或者恢复的读写完成情况向MCU所发送的关断指令后，至少部分地停止向电压转换模块发送使能信号，以关闭IC芯片所需的输入工作电压。通过本发明，可有效地降低计算机在待机状态下的功耗，降低了IC芯片的核心温度，并提高了IC芯片的使用寿命。
【专利说明】一种低功耗控制电路及存储装置
【技术领域】
[0001]本发明涉及半导体存储装置的电源管理【技术领域】，尤其涉及与NVDMM配套使用并用于降低NVDIMM待机功耗的一种低功耗控制电路，以及基于该低功耗控制电路的一种具数据掉电保护的存储装置。
【背景技术】
[0002]NVDIMM (Non-volatile DIMM)是集成易失性存储器(例如:DRAM)和非易失性存储器(例如:NAND)的一种具数据掉电保护的存储装置。其通常设有超级电容，具有在计算机在发生异常掉电时(例如人为误操作或者市电突发停电)，对DRAM中运行的现场数据，在超级电容的电力供应下，将DRAM的数据备份至NAND中；同时，在计算机重新上电之后，能够将计算机在发生掉电时后已备份至NAND中的数据重新恢复至DRAM中。
[0003]现有技术中，通常通过IC芯片实现数据的备份及恢复。然而，IC芯片在计算机异常掉电且在数据备份完毕后，以及发生异常掉电后计算机重新开机并完成数据恢复后这两个状态下，IC芯片仍然处于工作状态。
[0004]因此处于工作状态中的IC芯片仍然会消耗大量的电力，从而降低配置该等NVDIMM (亦即具数据掉电保护功能的半导体数据存储装置)的计算机的元数据的安全性；同时，长期持续地向IC芯片供电，也会导致IC芯片的核心温度过高，从而导致IC芯片发热量过高，影响IC芯片的使用寿命。
[0005]有鉴于此，有必要对现有技术中与NVDMM相配套使用的待机功耗管理技术予以改进，以解决上述技术缺陷。
【发明内容】
[0006]本发明的目的在于公开一种低功耗控制电路，用于降低NVDMM等具有掉电数据备份以及重新上电后数据能够恢复至内存中的非易失性存储器件的控制电路，用以降低NVDMM中的控制芯片(例如IC芯片)在待机时的功耗，以降低IC芯片的发热量，延长其使用寿命。
[0007]为实现上述发明目的，本发明提供了一种低功耗控制电路，该低功耗控制电路与NVDI丽中的IC芯片电连接，所述NVDI丽设有储能装置；
所述低功耗控制电路包括:
电连接于储能装置的电源管理模块和电压转换模块以及MCU，所述MCU接收到IC芯片根据内存中数据备份或者恢复的读写完成情况向MCU所发送的关断指令后，至少部分地停止向电压转换模块发送使能信号，以关闭IC芯片所需的输入工作电压。
[0008]作为本发明的进一步改进，所述低功耗控制电路还包括:与储能装置电连接的电源输出模块；所述储能装置包括充放电接口电路、储能单元，并通过充放电接口电路至少向电压转换模块输出直流电。
[0009]作为本发明的进一步改进，所述MCU首先检测所述电源输出模块所输出的Power-OK的电平跳变信号，然后检测所述电源输出模块所输出的+5VSB或者PS-0N的电平状态信号，以判断是否存在异常掉电，并在异常掉电发生时，MCU向IC芯片发送掉电信号。
[0010]作为本发明的进一步改进，所述电压转化模块至少包括两个电压转化电路；其中，一个电压转换电路向IC芯片输出1.5V和3.3V的输入工作电压，另一个电压转换电路向IC芯片输出1.0VU.2V和1.8V的输入工作电压。
[0011]作为本发明的进一步改进，所述关断指令包括:部分关断指令和全部关断指令。
[0012]作为本发明的进一步改进，所述电压转换模块或者电源管理模块包括:DC-DC转换电路、低压差线性稳压器、电荷泵。
[0013]作为本发明的进一步改进，所述电源输出模块包括ATX电源模块。
[0014]作为本发明的进一步改进，所述DC-DC转换电路包括Buck-Boost变换器。
[0015]作为本发明的进一步改进,所述Buck-Boost变换器包括:隔离型Buck-Boost变换器、自激式Buck-Boost变换器或者级联型Buck-Boost变换器。
[0016]同时，本发明还公开了一种基于上述第一个发明目的的一种具数据掉电保护的存储装置，包括:
若干易失性存储器、若干非易失性存储器、与所述易失性存储器数量相等的多路复用器和一个IC芯片，所述IC芯片包含一种逻辑，所述逻辑在计算机异常掉电时，能够将数据从易失性存储器备份至非易失性存储器，并在计算机重新上电后，能够将数据从非易失性存储器恢复至易失性存储器，
所述存储装置还包括如上述所述的低功耗控制电路。
[0017]与现有技术相比，本发明的有益效果是:在本发明中，在计算机异常掉电且数据备份完毕后以及计算机开机后IC芯片控制数据恢复完毕后这两个状态下，IC芯片可发送部分关断指令或者全部关断指令至MCU，并通过MCU停止向电压转换模块发送使能信号，以关闭IC芯片所需的输入工作电压。通过本发明，可有效地降低计算机在待机状态的功耗，降低了 IC芯片的核心温度，并提高了 IC芯片的使用寿命。
【专利附图】
【附图说明】
[0018]图1为与数据掉电保护的存储装置相互配套使用的一种低功耗控制电路的示意图；
图2为图1中低功耗控制电路一【具体实施方式】的示意图；
图3为图2中充放电接口电路的示意图；
图4为电压转换电路的示意图；
图5为MCU的IO原理图；
图6为电压转换模块另一种【具体实施方式】的示意图；
图7为计算机异常掉电且数据备份完毕后该低功耗控制电路部分关断IC芯片输入工作电压的逻辑流程图；
图8为计算机开机后IC芯片控制数据恢复完毕后该低功耗控制电路全部关断IC芯片输入工作电压的逻辑流程图。
[0019]其中，说明书附图中的附图标记具体说明如下:
低功耗控制电路-100 ;IC芯片-1 ;储能装置-2 ;非易失性存储器-3 ;易失性存储器-4 ;多路复用器-5 ;H0ST-6 ;电源管理模块-10 ;电压转换模块-20 ;电压转换电路-201、202、203、204、205、206、207 ;MCU_30 ;控制器模块-11。
【具体实施方式】
[0020]下面结合附图所示的各实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本发明的保护范围之内。
[0021]“实施方式”尽管有时会指同一实施方式,但并非限定于总是指同一实施方式。除非在上下文中特别指出“包括”以及该等词语应当理解为“包括但不限于”。另外，“此”、“以上”、“以下”和其他相似词语的使用是基于本申请的整体而言的，而并非针对本申请的某一特定部分的描述。权利要求中使用“或者”一词，当理解为两个或者更多的项目时其包含如下含义:所列项目中的任何一个项目中的所有项目。“若干”一词应当理解为“一个、两个或者两个以上的技术特征或者项目”。“逻辑”一词指影响一个装置运行的信号和/或信息，软件、硬件和固件都可称之为“逻辑”。
[0022]在阐述本发明各实施例之前，首先对本发明所涉及的技术术语作简单阐述。
[0023]1、IC芯片的各个输入工作电压:
(1)1.0V:主要用于GTP (吉比特收发器)传输电路和内部核心电压；
(2)1.2V:主要用于GTP (吉比特收发器)传输中止电路和外部参考电压；
(3)1.5V:为DRAM的接口工作电压；
(4)1.8V:为辅助工作电压，主要为NAND、IC芯片供电；
(5)3.3V:为主要IO接口电压。
[0024]2、多路复用器:MUX (Multiplexer)是一种高速信号切换装置，其内部有受外部电压信号控制的多个高速电子开关，每个高速电子开关的导通或者关闭均与控制信号相互独立。
[0025]实施例一:
请参图1至图5所示的本发明一种低功耗控制电路的一种实施方式。
[0026]在本实施方式中，该低功耗控制电路100与具数据掉电保护的存储装置(NVDIMM)相互配套使用。其中，该NVDMM包括:若干易失性存储器4 (DRAM)、若干非易失性存储器3(NAND)、与所述易失性存储器4数量相等的多路复用器5 (MUX)和一个IC芯片I。
[0027]该IC芯片I包含一种逻辑，所述逻辑在计算机异常掉电时，能够将数据从易失性存储器4备份至非易失性存储器3，并在计算机重新上电后，能够将数据从非易失性存储器3恢复至易失性存储器4。
[0028]具体的，该IC芯片I包括FPGA、ASIC或其他具对数据和指令进行处理与逻辑运算的半导体装置，并优选为ASIC。
[0029]该低功耗控制电路100，与NVDI丽中的IC芯片I电连接，所述NVDI丽设有储能装置2。
[0030]具体的，该低功耗控制电路100包括:
电连接于储能装置2的电源管理模块10和电压转换模块20以及MCU30，所述MCU30接收到IC芯片I根据内存(即NVDMM中的DRAM)中数据备份或者恢复的读写完成情况向MCU30所发送的关断指令后，至少部分地停止向电压转换模块20发送使能信号，以关闭IC芯片I所需的输入工作电压。
[0031]其中，该关断指令包括:部分关断指令和全部关断指令。当IC芯片I向MCU30发送部分关断指令后，该MCU30仅保留向负责为IC芯片I输出1.5V和3.3V工作电压的电压转换模块20中的电压转换电路的使能信号，从而实现切断其他电压转换电路与IC芯片I之间的电力供应，从而使IC芯片I进入低功耗的工作状态。
[0032]在本实施方式中，该低功耗控制电路100还包括:与储能装置2电连接的电源输出模块40 ;所述储能装置2包括充放电接口电路21、储能单元22，并通过充放电接口电路21同时向电源管理模块10和电压转换模块20输出+5V直流电。
[0033]其中，MCU30首先检测所述电源输出模块40所输出的Power-OK的电平跳变信号，然后检测所述电源输出模块40所输出的+5VSB或者PS-ON的电平状态信号，以判断是否存在异常掉电，并在异常掉电发生时，MCU30向IC芯片I发送掉电信号，并将该掉电信号发送至IC芯片1，从而在IC芯片I与多路复用器5的控制下，实现DRAM4中的运行的数据备份至NAND3，并在计算机重新上电后将备份至NAND3中的数据重新恢复至DRAM4中。
[0034]具体的，在本实施方式中，该电源输出模块40包括ATX电源模块，并优选为具24pin 输出的 ATX 电源模块，其包括 +12V、+3.3V、+5VSB、PS-ON、-12V、GND、+5VDC, -12VDC等多种规格的电源输出形式。其最主要的特点是通过+5VSB和PS-ON的组合来实现计算机电源的开启或关闭。所以，只要能控制PS-ON的电平状态信号，就能够控制电源的开启和关闭。其中，+5VSB为待机电压，当计算机处于待机状态(Stand-By)时，用以激活或者唤醒计算机。
[0035]我们首先分析正常运行的计算机在发生意外掉电的情况下易失性存储器3(DRAM)中的数据备份至非易失性存储器4 (NAND)的过程。
[0036]参图7与图8所示，在此过程中，分为两个“子状态”。首先是数据备份的第一个“子状态”，其次是数据备份完成后的第二个“子状态”。在第一个“子状态”中，储能单元22与充放电接口电路21所组成的储能装置2会代替电源输出模块40，给整个NVDIMM及该低功耗控制电路100供电，并在计算机重新上电后，由电源输出模块40经过充放电接口电路21为储能单元22进行充电。具体的，在本实施方式中，该储能单元22为五个单个容量为100法拉、额定输出电压为2.7?3.0V的超级电容(Super Capacitor)串联而成。
[0037]当然，也可采用更高输出电压规格的若干超级电容，通过并联或者混联的形式形成+5V的工作电压。
[0038]图3示出了该充放电接口电路21的示意图。在图3中，电源输出模块40连接限流元件，并在控制器的控制下，通过MOS开关Q3、Q4、Q5向电源管理模块10、电压转换模块20输出+5V的工作电压。
[0039]需要说明的是，为保证计算机在第一次断电数据备份-恢复的整个过程完毕之后，有充足的时间对储能单元22中的超级电容进行充电，以备连续出现的第二次异常掉电。MCU30能够一直把超级电容的剩余电压使用到固定的临界点。具体的，在本实施方式中，该临界点设置的数值为2.5V。当到达该临界点后，电源管理模块10停止向MCU30供电。
[0040]其中，图4中示出了该电压转换电路201、202、203、204、205、206或者207的示意图。图4中，EN端口连接MCU30的P0.1端口，并通过C11、R11和R12所组成的反馈电路FB维持该电压转换电路201、202、203、204、205、206或者207向IC芯片I所输出的各种规格的
输入工作电压的稳定性。
[0041]为简化表不,在图4中仅不出了向IC芯片I所输出的一种规格的输入工作电压，本领域技术人员可以想象到，可根据需要对输出工作电压的规格和数量作调整，以满足IC芯片I所需的各种规格的输入工作电压。
[0042]当MCU30检测到电源输出模块40中的Power-OK的下降沿和+5VSB (或者PS-0N)的电平状态信号，来判断计算机是异常掉电还是正常关机。具体的，当MCU30检测到Power-OK有下降沿且+5VSB (或者PS-0N)为高电平时，则认为计算机为正常关机；如果检测到Power-OK有下降沿且+5VSB (或者PS-0N)为低电平时，则认为计算机为异常掉电。
[0043]当MCU30判定为异常掉电后，MCU30，向电压转换电路202发生使能信号Enable-2。参图2所示，该电压转化模块20包括两个电压转化电路201、202。其中，电压转换电路201向IC芯片输出1.5V和3.3V的输入工作电压，电压转换电路202向IC芯片输出1.0V、1.2V和1.8V的输入工作电压。然后，MCU30向IC芯片I中的控制器模块11发送掉电信号。
[0044]当计算机在发生异常掉电后数据备份过程中以及计算机重新上电进行数据恢复的过程中，IC芯片I不会向MCU发送部分关断指令或者全部关断指令。此时，MCU30默认为当需要进行数据备份以及数据恢复的过程中，持续地向两个电压转换电路201、202发送使能信号Enable-1和Enable-2 ;并且,IC芯片I通过SM_bus (一种内部总线形式)受控于H0ST6，并与其进行系统状态以及控制指令的传输。当IC芯片I的输入工作电压恢复供应后开始工作，具体过程如下所示:
首先，IC芯片I中设置的控制器模块11从非易失性存储3中加载IC芯片I正常工作需要的参数，并发送中断信号给H0ST6，通知H0ST6进行掉电现场保护，H0ST6将工作状态等信息保存到易失性存储器4后，发送命令通知IC芯片I的控制器模块11，控制器模块11收到该命令后发送掉电信号至MCU30 ;然后，控制器模块11切换多路复用器5 (MUX)，将易失性存储器4的使用权从H0ST6切换给IC芯片I ;最后，IC芯片I将易失性存储器4中的数据备份至非易失性存储3中。
[0045]当数据备份完成后的第二个“子状态”中，该IC芯片I能够发送全部关断指令给MCU30，MCU30收到该全部关断指令后，关闭送给电压转换电路201、202的使能信号(Enable-l、Enable-2)，从而关闭自电压转换电路201、202输入至IC芯片I的1.0V、1.2V、1.8V、3.3V的输入工作电压。此时，控制器模块11管理IC芯片I进入完全停止工作状态的低功耗的待机状态。
[0046]计算机重新上电后，H0ST6读取IC芯片I中指定寄存器值(即图7中的标志位信息)，获取上次是否异常掉电信息。如果上次为正常关机，则H0ST6正常启动；否则HOST进入数据恢复状态，并通知IC芯片I中控制器模块11进行数据恢复。具体的，控制器模块11先切换多路复用器5 (MUX)，将易失性存储器4的使用权从H0ST6切换给IC芯片1，将保存的数据从非易失性存储3中恢复到该易失性存储器4中。
[0047]当数据恢复完成后，控制器模块11将切换多路复用器5 (MUX)，以将易失性存储器4的使用权切还给H0ST6，然后唤醒H0ST6，H0ST6被唤醒后直接进入上次掉电时的工作状态。在H0ST6进入正常工作状态后，H0ST6发送命令至IC芯片I的控制器模块11，然后通过上述IC芯片I的控制器模块11发送部分关断指令至MCU30，由MCU30关闭送给电压转换电路202的使能信号(Enable-2)，从而关闭送给IC芯片I的1.0V、1.2V、1.8V的输入工作电压。控制器模块11管理IC芯片I进入低功耗的待机状态。
[0048]具体的，所述电压转换模块20或者电源管理模块10包括=DC-DC转换电路、低压差线性稳压器(LDO)、电荷泵(Pump)。更具体的，该DC-DC转换电路优选为Buck-Boost变换器。
[0049]更进一步的，该Buck-Boost变换器包括:隔离型Buck-Boost变换器、自激式Buck-Boost变换器或者级联型Buck-Boost变换器,并进一步优选为级联型Buck-Boost变换器。
[0050]在本实施方式中，可将IC芯片I在待机状态下的功耗从4W降低为1W，从而使IC芯片I在处于待机状态的功耗降低75%，从而降低了 IC芯片I的核心温度，并提高了 IC芯片I的使用寿命。
[0051]需要说明的是，本实施方式中所指出的“HOST”应理解为计算机主机、服务器主机或其他具有数据逻辑运算处理功能的计算装置。
[0052]同时，为了进一步地提高数据备份和恢复的速度，节约储能单元22中电量的消耗，可将IC芯片并行设置多个易失性存储器4、多个非易失性存储器3以及多个多路复用器5 (MUX)。
[0053]实施例二:
参图6所示的本发明一种低功耗控制电路的另一种实施方式。
[0054]本实施方式与实施例一的主要区别在于:在本实施方式中，该电压转换模块20包括五个分别根据MCU30所发送的使能信号Enable-1、Enable-2、Enable-3、Enable-4、Enable-5的电压转换电路203、204、205、206、207，并依次分别向IC芯片I输出规格为
1.5V、3.3V、1.0V、1.2V和1.8V的输入工作电压。
[0055]实施例三:
结合参照图1与图2所示，在本实施方式中，该低功耗控制电路100不设置电源管理模块10，同时在电源输出模块40中输出3.3V的直流电，以驱动MCU30的正常工作。
[0056]在本实施方式中，该储能装置2的储能单元22通过充放电接口电路21仅向该电压转换模块20输出+5V的直流电。
[0057]同时，为确保该MCU30在计算机发生异常掉电时确保其正常工作，可将该MCU30设置为电性连接一输出电压为+3.3V的钮扣电池(未示出)。
[0058]实施例四:
重新结合图1所示。在本实施方式中示出了一种具数据掉电保护的存储装置，包括:若干易失性存储器4 (DRAM)、若干非易失性存储器3 (NAND)、与所述易失性存储器数量4相等的多路复用器5和一个IC芯片I。其中，该IC芯片I包含一种逻辑，该逻辑在计算机发生异常掉电时，能够将数据从易失性存储器4备份至非易失性存储器3 ;并在计算机重新上电后，能够将数据从非易失性存储器3恢复至易失性存储器4。
[0059]在本实施方式中，该存储装置还包括如上述实施例一或实施例二或实施例三中任意一种实施方式所述的低功耗控制电路100。
[0060]需要说明是的，本申请所示出的各实施方式仅仅是示范性描述。本领域技术人员可以想到的是，本发明所示出的易失性存储器4可以是DRAM也可以是SRAM，非易失性存储器3可为NAND，也可为Fe-RAM、E2PROM或者其他具有掉电后数据存储功能的存储装置。
[0061]上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
[0062]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0063]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【权利要求】
1.一种低功耗控制电路，与NVDI丽中的IC芯片电连接，所述NVDI丽设有储能装置；其特征在于，所述低功耗控制电路包括: 电连接于储能装置的电源管理模块和电压转换模块以及MCU，所述MCU接收到IC芯片根据内存中数据备份或者恢复的读写完成情况向MCU所发送的关断指令后，至少部分地停止向电压转换模块发送使能信号，以关闭IC芯片所需的输入工作电压。
2.根据权利要求1所述的低功耗控制电路，其特征在于，所述低功耗控制电路还包括:与储能装置电连接的电源输出模块；所述储能装置包括充放电接口电路、储能单元，并通过充放电接口电路至少向电压转换模块输出直流电。
3.根据权利要求2所述的低功耗控制电路，其特征在于，所述MCU首先检测所述电源输出模块所输出的Power-OK的电平跳变信号，然后检测所述电源输出模块所输出的+5VSB或者PS-ON的电平状态信号，以判断是否存在异常掉电，并在异常掉电发生时，MCU向IC芯片发送掉电信号。
4.根据权利要求1所述的低功耗控制电路，其特征在于，所述电压转化模块至少包括两个电压转化电路；其中，一个电压转换电路向IC芯片输出1.5V和3.3V的输入工作电压，另一个电压转换电路向IC芯片输出1.0VU.2V和1.8V的输入工作电压。
5.根据权利要求1所述的低功耗控制电路，其特征在于，所述关断指令包括:部分关断指令和全部关断指令。
6.根据权利要求1所述的低功耗控制电路，其特征在于，所述电压转换模块或者电源管理模块包括=DC-DC转换电路、低压差线性稳压器、电荷泵。
7.根据权利要求2所述的低功耗控制电路，其特征在于，所述电源输出模块包括ATX电源模块。
8.根据权利要求6所述的低功耗控制电路，其特征在于，所述DC-DC转换电路包括Buck-Boost 变换器。
9.根据权利要求8所述的低功耗控制电路，其特征在于，所述Buck-Boost变换器包括:隔离型Buck-Boost变换器、自激式Buck-Boost变换器或者级联型Buck-Boost变换器。
10.一种具数据掉电保护的存储装置，包括: 若干易失性存储器、若干非易失性存储器、与所述易失性存储器数量相等的多路复用器和一个IC芯片，所述IC芯片包含一种逻辑，所述逻辑在计算机异常掉电时，能够将数据从易失性存储器备份至非易失性存储器，并在计算机重新上电后，能够将数据从非易失性存储器恢复至易失性存储器， 其特征在于，所述存储装置还包括如权利要求1至9中任意一项所述的低功耗控制电路。
【文档编号】G05B19/04GK103777537SQ201410041498
【公开日】2014年5月7日 申请日期:2014年1月28日 优先权日:2014年1月28日
【发明者】刘贤春, 吴有余, H·F·黄, 李惊雷 申请人:无锡云动科技发展有限公司