电压发生装置制造方法
【专利摘要】一种根据本发明的实施例的电压发生装置包括：电压调节器，通过比较输出节点处的输出电压与参考电压来判定通过节点处的通过电压，以及响应于通过节点处的通过电压通过将外部电源电压传送至输出节点来产生输出电压；以及电压稳定器，响应于输出电压而控制从通过节点流出的第一电流和从输出节点流出的第二电流。
【专利说明】电压发生装置
[0001]相关申请的交叉引用
[0002]本申请要求2013年9月13日提交的申请号为10-2013-0110536的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明的各种示例性实施例总体而言涉及一种电压发生装置，更具体而言，涉及一种包括恒压稳定器的电压发生装置。
【背景技术】
[0004]随着使用智能电话和平板计算机的激增，在使用半导体存储器件作为储存媒介的移动信息器件之中，半导体存储器件获得越来越多的兴趣和重要性。广泛应用以及高速处理器或多核并行的出现需要半导体存储器件增加的性能水平和可靠性。
[0005]半导体存储器件是使用由例如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)制成的半导体实现的储存器件。半导体存储器件通常分成易失性存储器件或非易失性存储器件。易失性存储器件在电源关断时不能保留其储存的数据。易失性存储器件包括:静态随机存取存储(SRAM)器件、动态RAM(DRAM)器件、同步DRAM(SDRAM)器件等。非易失性存储器件即使在断电时也可以保留其储存的数据。非易失性存储器件的实例可以包括:只读存储(ROM)器件、可以编程ROM(PROM)器件、可以擦除可以编程ROM(EPROM)器件、电可以擦除可以编程ROM(EEPROM)器件、快闪存储器件、相变RAM(PRAM)器件、磁性RAM(MRAM)器件、阻变RAM(RRAM)器件、铁电RAM(FRAM)器件等。快闪存储器件通常分成或非(NOR)型或与非(NAND)型。
[0006]半导体存储器件包括各种功能模块。恒压发生装置可以用于将电源供应至功能模块中的每个。恒压发生装置可以将外部电源电压转换成稳定的电源电压，并且将稳定的电源电压供应至各种功能模块(即，驱动电路)。
【发明内容】
[0007]本发明的示例性实施例涉及一种能够在输出电压由于负载电流的变化而改变时快速且稳定地恢复输出电压的电压发生装置。
[0008]根据本发明的示例性实施例的电压发生装置可以包括:电压调节器，适合于通过比较输出节点处的输出电压与参考电压来判定通过节点处的通过电压，以及响应于通过节点处的通过电压而通过将外部电源电压传送至输出节点来产生输出电压；以及电压稳定器，适合于响应于输出电压而控制从通过节点流出的第一电流和从输出节点流出的第二电流。
[0009]根据本发明的另一个示例性实施例的恒压发生装置可以包括:反馈单元，适合于将输出节点处的输出电压分压以产生反馈；放大器，适合于通过比较反馈电压与参考电压来判定通过节点处的通过电压；电压通过单元，适合于响应于通过节点处的通过电压而将外部电源电压传送至输出节点；以及电压稳定器，适合于在输出节点处的输出电压降至低于目标电平时增加从通过节点流出的第一电流，且在输出节点处的输出电压升至高于目标电平时增加从输出节点流出的第二电流。
【专利附图】
【附图说明】
[0010]图1是根据本发明的一个实施例的恒压发生装置和与其耦接的驱动电路的框图；
[0011]图2是根据本发明的一个实施例的电压调节器的框图；
[0012]图3是根据本发明的一个实施例的电压调节器的详细电路图；
[0013]图4是根据本发明的一个实施例的电压稳定器的框图；
[0014]图5是根据本发明的一个实施例的电压稳定器的详细电路图；以及
[0015]图6至图8是说明根据本发明的一个实施例的电压稳定器的操作的图。
【具体实施方式】
[0016]在下文中，将参照附图更详细地描述本发明的各种示例性实施例。提供附图使得本领域的技术人员根据本发明的示例性实施例来制造和利用本发明。
[0017]另外，“连接/耦接”表示一个部件与另一个部件直接耦接或经由另一个部件间接耦接。在本说明书中，只要未在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括/包括”或“包括有/包括有”表示存在或增加一个或多个部件、步骤、操作以及元件。
[0018]应当容易理解的是:本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在某物上”，而是还包括在具有中间特征或中间层的情况下“在某物上”的意思；且“在…之上”的意思不仅是指直接在某物的顶部上，还可以包括在具有中间特征或中间层的情况下在某物的顶部上的意思。
[0019]图1是根据本发明的一个实施例的恒压发生装置和及其耦接的驱动电路的框图。
[0020]参见图1，恒压发生装置10可以包括电压调节器100和电压稳定器200。恒压发生装置10可以与驱动电路300耦接。恒压发生装置10可以将输出电压VCCI传送至驱动电路300。根据驱动电路300的阻抗，负载电流IL可以从恒压发生装置10流至驱动电路300。
[0021]电压调节器100可以产生输出电压VCCI。电压调节器100可以基于输出电压VCCI (为输出节点No处的电压)，通过比较参考电压与反馈电压来判定通过节点Np处的电压Vp，以及可以响应于通过节点Np处的电压Vp，通过将外部电源电压传送至输出节点No来产生输出电压VCCI。下文将参照图2和图3来详细地描述电压调节器100的操作。
[0022]电压稳定器200可以与电压调节器100耦接。更具体地，电压稳定器200可以与电压调节器100的通过节点Np耦接。基于电压调节器100的输出电压VCCI，电压稳定器200可以控制电压调节器100的通过节点Np处的电流IDR和从电压调节器100的输出节点No流至电压稳定器200的稳定电流IS。
[0023]电压稳定器200可以控制电压调节器100的通过节点Np处的电流IDR。当输出节点No处的输出电压VCCI由于流至驱动电路300中的负载电流IL的变化而减小时，电压稳定器200可以基于输出电压VCCI在电压调节器100的通过节点Np处产生电流IDR。因此，由于电压调节器100的通过节点Np处的电压Vp更快速地减小，所以可以快速地将外部电源电压传送至输出节点No，使得输出电压VCCI可以快速增加。因此，可以稳定地恢复输出电压VCCI以获得目标电压电平。
[0024]当输出节点No处的输出电压VCCI由于流至驱动电路300中的负载电流IL的变化而增加时，电压稳定器200可以基于输出电压VCCI而在电压调节器100的输出节点No处产生稳定电流IS。因此，由于电压调节器100的输出节点No处的输出电压VCCI更快速地减小，所以可以稳定地恢复输出电压VCCI以达到目标电压电平。以下将参照图4至图8来描述电压稳定器200的操作。
[0025]图2是根据本发明的一个实施例的电压调节器的框图。
[0026]参见图2，电压调节器100可以包括放大器110、电压通过单元130以及反馈单元150。放大器110可以与外部电源电压VCCE和接地电压VSS耦接。电压通过单元130可以耦接在外部电源电压VCCE与输出节点No之间。反馈单元150可以耦接在输出节点No与接地电压VSS之间。
[0027]放大器110可以从反馈单元150接收反馈电压VFB。放大器110可以通过比较反馈电压VFB与参考电压来判定通过节点Np处的电压Vp。例如，根据本发明的一个实施例，当反馈电压VFB大于参考电压时，可以将逻辑高电压传送至通过节点Np。可替选地，当反馈电压VFB小于参考电压时，可以将逻辑低电压传送至通过节点Np。根据另一个实施例，当反馈电压VFB大于参考电压时，可以将逻辑低电压传送至通过节点Np。可替选地，当反馈电压VFB小于参考电压时，可以将逻辑高电压传送至通过节点Np。如上所述，通过比较反馈电压VFB与参考电压而判定的通过节点Np处的电压Vp可以根据实施例而变化。
[0028]电压通过单元130可以基于通过节点Np处的电压Vp，将外部电源电压VCCE传送至输出节点No。换言之，电压通过单元130可以基于比较参考电压与从反馈单元150产生的反馈电压VFB的结果，来判定是否将外部电源电压VCCE传送至输出节点No。
[0029]根据一个实施例，当由于反馈电压VFB大于参考电压而通过节点Np处的电压Vp为逻辑高电压时，电压通过单元130可以不将外部电源电压VCCE传送至输出节点No。另夕卜，当由于反馈电压VFB小于参考电压而通过节点Np处的电压Vp为逻辑低电压时，电压通过单元130可以将外部电源电压VCCE传送至输出节点No，以增加输出节点No处的输出电压VCCI。根据另一个实施例，当由于反馈电压VFB大于参考电压而通过节点Np处的电压Vp为逻辑低电压时，电压通过单元130可以不将外部电源电压VCCE传送至输出节点No。另夕卜，当由于反馈电压VFB小于参考电压而通过节点Np处的电压Vp为逻辑高电压时，电压通过单元130可以将外部电源电压VCCE传送至输出节点No，以增加输出节点No处的输出电压 VCCI。
[0030]根据本发明的实施例，当反馈电压VFB大于参考电压时，电压通过单元130可以不将外部电源电压VCCE传送至输出节点No。另外，当反馈电压VFB小于参考电压时，电压通过单元130可以将外部电源电压VCCE传送至输出节点No。因此，电压调节器100可以维持在输出节点No处波动的输出电压VCCI且将输出电压VCCI稳定。
[0031]在根据本发明的一个实施例的恒压发生装置中，当输出节点No处的输出电压VCCI由于流至驱动电路中的负载电流的变化而减小时，电压稳定器200可以在通过节点Np处产生电流IDR。在本发明的本实施例中，通过节点Np处的电压Vp可由于从通过节点Np流至电压稳定器200的电流IDR而更快速地从逻辑高电压改变成逻辑低电压。因此，可以更快速地增加且稳定地恢复输出节点No处的输出电压VCCI，以获得目标电压电平。
[0032]在根据本发明的一个实施例的恒压发生装置中，当输出节点No处的输出电压VCCI由于流至驱动电路中的负载电流的变化而增加时，电压稳定器200可以在输出节点No处产生稳定电流IS。因此，输出节点No处的电压VCCI可以由于从输出节点No流至电压稳定器200的稳定电流IS而更快速地减小，使得可以稳定地恢复电压VCCI以达到目标电压电平。
[0033]反馈单元150可以将输出节点No处的输出电压VCCI分压，以产生反馈电压VFB。根据一个实施例，反馈单元150可以将输出电压VCCI分压，且将小于输出电压VCCI之电压作为反馈电压VFB传送至放大器110。根据一个实施例，反馈单元150可以将与输出电压VCCI相同的电压作为反馈电压VFB传送至放大器110。
[0034]以下将参照图3来描述电压调节器的配置和操作，电压调节器包括:放大器110、电压通过单元130以及反馈单元150。
[0035]图3是根据本发明的一个实施例的电压调节器的详细电路图。
[0036]图3说明放大器110、电压通过单元130以及反馈单元150的电路图。另外，也说明由与输出节点No耦接的负载产生的负载电容器CL和负载电流IL。
[0037]放大器110可以包括:放大器驱动晶体管MO、第一 PMOS晶体管M3、第二 PMOS晶体管M4、第一 NMOS晶体管Ml以及及第二 NMOS晶体管M2。第一 PMOS晶体管M3和第二 PMOS晶体管M4具有与外部电源电压VCCE耦接的源极，且第一 PMOS晶体管M3和第二 PMOS晶体管M4的栅极可以彼此耦接。第一 NMOS晶体管Ml的漏极可以与第一 PMOS晶体管M3的漏极耦接，且第二 NMOS晶体管M2的漏极可以与第二 PMOS晶体管M4的漏极耦接。第一 NMOS晶体管Ml可以经由其栅极来接收反馈电压VFB，且第二 NMOS晶体管M3可以经由其栅极来接收参考电压VREF。第一 NMOS晶体管Ml和第二 NMOS晶体管M3的源极可以与放大器驱动晶体管MO的漏极耦接。放大器驱动晶体管MO的源极可以与接地电压VSS耦接。
[0038]放大器110可以通过比较输入至第一 NMOS晶体管的反馈电压VFB与输入至第二NMOS晶体管的参考电压VREF，来判定通过节点Np处的电压Vp。根据一个实施例，当反馈电压VFB大于参考电压VREF时，从放大器110输出的通过节点Np处的电压Vp可以具有较高的逻辑电平电压。另一方面，当反馈电压VFB小于参考电压VREF时，从放大器110输出的通过节点Np处的电压Vp可以具有较低逻辑电平的电压。可以根据通过节点Np处的电压Vp为逻辑高电压还是逻辑低电压来判定电压通过单元130的操作。
[0039]电压通过单兀130可以包括传输晶体管M5和电容器Ce。根据一个实施例,传输晶体管M5可以是PMOS晶体管。传输晶体管M5的源极可以与外部电源电压VCCE耦接，其栅极可以与通过节点Np耦接，以及其漏极可以与输出节点No耦接。
[0040]当将逻辑高电压施加至传输晶体管M5的栅极时，传输晶体管M5可以关断，且因而可以不将外部电源电压VCCE传送至输出节点No。当将逻辑低电压施加至传输晶体管M5的栅极时，传输晶体管M5可以导通，且因而可以将外部电源电压VCCE传送至输出节点No。因此，当输出节点No处的输出电压VCCI暂时减小时，反馈电压VFB可以降低，使得放大器110可以将逻辑低电压输出至通过节点Np。因此，传输晶体管M5可以导通以将外部电源电压VCCE传送至输出节点No，使得可以恢复输出电压VCCI。
[0041]经由上述处理，恢复暂时降低的输出电压VCCI以获得目标电压电平所花费的时间量可以与传输晶体管M5的操作时间相关。为了使传输晶体管M5快速地从关断状态改变成导通状态，通过节点Np处的电压Vp可以响应于输出电压VCCI的降低而快速地从逻辑高电压减小至逻辑低电压。为此，可以增加从通过节点Np流出的电流。由于电压稳定器200产生从通过节点Np流出的电流IDR，因此当输出电压VCCI降低时，可以更快速地恢复根据本发明的恒压发生装置，以获得目标电压电平的输出电压VCCI。
[0042]反馈单元150可以包括第一分压PMOS晶体管M6和第二分压PMOS晶体管M7。第一分压PMOS晶体管M6之源极与栅极可以与输出节点No耦接。第二分压PMOS晶体管M7的源极与栅极可以与第一分压PMOS晶体管M6的漏极耦接。第二分压PMOS晶体管M7的漏极可以与接地电压VSS耦接。反馈单元150可以将第一分压PMOS晶体管M6的漏极电压作为反馈电压VFB传送至放大器110。
[0043]当输出节点No处的输出电压VCCI暂时增加时，由于电压通过单元130的传输晶体管M5如上所述关断，所以可以不将外部电源电压VCCE传送至输出节点No。由于电流流经反馈单元150的第一分压PMOS晶体管M6和第二分压PMOS晶体管M7，所以负载电容器CL的两个端部之间的电压可以随者时间而降低，使得可以恢复输出电压VCCI以最终获得目标电平。
[0044]恢复暂时增加的输出电压VCCI所花费的时间量可以与从输出节点No流出的电流量相关。为了使输出电压VCCI快速降低，可以增加从输出节点No流出的电流量。由于根据本发明的恒压发生装置的电压稳定器200产生从输出节点No流出的稳定电流IS，所以当输出电压VCCI增加时，可以通过更快速地减小输出电压VCCI来恢复输出电压VCCI以获得目标电平。
[0045]图4是根据本发明的一个实施例的电压稳定器的框图。
[0046]参见图4，电压稳定器200可以包括:第一电流发生单元210、电压比较单元230以及第二电流发生单元250。
[0047]电压比较单元230可以通过比较输出节点No处的输出电压VCCI与比较电压来产生第一比较信号和第二比较信号。第一电流发生单元210可以与电压调节器100的通过节点Np耦接。第一电流发生单元210可以响应于第一比较信号而控制电压调节器100的通过节点Np处的电流IDR。第二电流发生单元250可以与电压调节器100的输出节点No耦接。第二电流发生单元250可以响应于第二比较信号而控制电压调节器100的输出节点No处的稳定电流IS。
[0048]电压比较单元230可以通过比较输出节点No处的输出电压VCCI与比较电压，来判定当前输出电压VCCI是否高于目标电压电平。根据一个实施例，电压比较单元230的比较电压可以等于输入至电压调节器100的放大器110的参考电压(VREF)。根据另一个实施例，与输入至电压调节器100的放大器110的参考电压(VREF)不同的电压可以用作电压比较单元230的比较电压。
[0049]响应于输出节点No处的输出电压VCCI，电压稳定器200可以经由第一电流发生单元210在电压调节器100的通过节点Np处产生电流IDR，或经由第二电流发生单元250产生从电压调节器100的输出节点No流出的稳定电流IS。
[0050]当输出节点No处的输出电压VCCI低于目标电压电平时，电压比较单元230可以将激活的第一比较信号传送至第一电流发生单兀210,以提高输出电压VCCI。第一电流发生单元210可以响应于第一比较信号而产生从电压调节器100的通过节点Np流出的电流IDR。
[0051]第一电流发生单元210可以响应于来自电压比较单元230的比较结果，而产生从通过节点Np流出的电流IDR。当输出节点No处的输出电压VCCI低于目标电压电平时，电压比较单元230可以产生用于将第一电流发生单元210导通的信号。响应于该信号，第一电流发生单元210可以产生从通过节点Np流出的电流IDR。如以上参照图3所述，当从电压调节器100的通过节点Np流出的电流量增加时，传输晶体管M5可以快速地导通，使得可以将外部电源电压VCCE传送至输出节点No。因此，可以减少恢复输出电压VCCI所花费的时间。
[0052]当输出节点No处的输出电压VCCI高于目标电压电平时，电压比较单元230可以将激活的第二比较信号传送至第二电流发生单元250，以减小输出节点No处的输出电压VCCL.第二电流发生单元250可以响应于第二比较信号而产生从电压调节器100的输出节点No流出的稳定电流IS。
[0053]第二电流发生单元250可以响应于来自电压比较单元230的比较结果，而产生流经输出节点No的稳定电流IS。当输出节点No处的输出电压VCCI高于目标电压电平时，电压比较单元230可以产生用于将第二电流发生单元250导通的信号。响应于该信号，第二电流发生单元250可以产生从输出节点No流出的稳定电流IS。如以上参照图3所述，当从电压调节器100的输出节点No流出的电流量增加时，负载电容器Ce的两个端部之间的电压可以快速地减小，使得可以减少恢复输出电压VCCI所花费的时间。
[0054]图5是根据本发明的一个实施例的电压稳定器的详细电路图。
[0055]参见图5，电压比较单元230可以包括:第一比较晶体管MC1、第二比较晶体管MC2、第三比较晶体管MC3、第四比较晶体管MC4以及驱动晶体管MCO。第一比较晶体管MC1、第二比较晶体管MC2以及驱动晶体管MCO可以是NMOS晶体管。第一比较晶体管MCl和第二比较晶体管MC2的源极可以与驱动晶体管MCO的漏极耦接。可以将输出节点No处的输出电压VCCI作为第二比较晶体管MC2的栅极电压VGM2来施加。可以将比较电压作为第一比较晶体管MCl的栅极电压VGMl来施加。第三比较晶体管MC3和第四比较晶体管MC4可以是PMOS晶体管。第三比较晶体管MC3和第四比较晶体管MC4的源极可以与外部电源电压VCCE耦接。第三比较晶体管MC3的漏极可以与第一比较晶体管MCl的漏极耦接。第四比较晶体管MC4的漏极可以与第二比较晶体管MC2的漏极耦接。可以将第一比较晶体管MCl的漏极电压作为第一比较信号VGM5传送至第一电流发生单元210。可以将第二比较晶体管MC2的漏极电压作为第二比较信号VGM6传送至第二电流发生单元250。
[0056]当输出电压VCCI的值处于目标电平时，第二比较晶体管MC2的栅极电压VGM2的值可以等于第一比较晶体管MCl的栅极电压VGMl的值。换言之，作为第一比较晶体管MCl的栅极电压VGMl施加的比较电压的值可以被判定成与输出电压VCCI的目标电压值相对应。当作为第二比较晶体管MC2的栅极电压VGM2施加的输出节点No处的输出电压VCCI的值等于作为第一比较晶体管MCl的栅极电压VGMl施加的比较电压的值时，可以将第三比较晶体管MC3和第四比较晶体管MC4偏压以在线性区中操作。第三比较晶体管MC3和第四比较晶体管MC4的漏极电压(即，第一比较信号VGM5和第二比较信号VGM6)可以具有接近于外部电源电压VCCE的值。因此，第一比较信号VGM5和第二比较信号VGM6可以具有逻辑高电压值。如以下所述，当第一比较信号VGM5和第二比较信号VGM6具有逻辑高电压值时，第一电流发生单元210和第二电流发生单元250可以关断。
[0057]当输出节点No处的输出电压VCCI的值低于作为第一比较晶体管MCl的栅极电压VGMl施加的比较电压的值时，第一比较晶体管MCl可以导通，而第二比较晶体管MC2可以关断。因而，流经第三比较晶体管MC3的电流量可以增加，使得表示第一比较信号VGM5的电压值可以减小。因此，第一比较信号VGM5可以具有逻辑低电压值，而第二比较信号VGM6可以具有逻辑高电压值。
[0058]如下所述，当第一比较信号VGM5具有逻辑低电压值且第二比较信号VGM6具有逻辑高电压值时，第一电流发生单元210可以导通，而第二电流发生单元250可以关断。由于第一电流发生单元210导通，所以可以产生从通过节点Np流出的电流IDR。因此，由于从电压调节器100的通过节点Np流出的电流IDR增加，所以传输晶体管M5可以快速地导通，且可以将外部电源电压VCCE传送至输出节点No，使得可以减少恢复输出电压VCCI所花费的时间。
[0059]当作为第二比较晶体管MC2的栅极电压VGM2施加的输出节点No处的输出电压VCCI的值大于作为第一比较晶体管MCl的栅极电压VGMl施加的比较电压的值时，第一比较晶体管MCl可以关断，而第二比较晶体管MC2可以导通。因而，流经第四比较晶体管MC4的电流量可以增加，且表示第二比较信号VGM6的电压值可以减小。因此，第一比较信号VGM5可以具有逻辑高电压值，而第二比较信号VGM6可以具有逻辑低电压值。
[0060]如下所述，当第一比较信号VGM5具有逻辑高电压值且第二比较信号VGM6具有逻辑低电压值时，第一电流发生单元210可以关断，而第二电流发生单元250可以导通。由于第二电流发生单元250导通，所以可以产生从输出节点No流出的稳定电流IS。因此，从负载电容器Ce流出的电流量可以增加，且负载电容器Ce的两个端部之间的电压可以快速减小，使得可以减少恢复输出电压VCCI所花费的时间。
[0061]第一电流发生单元210可以包括第五比较晶体管MC5和第一电流镜电路。第一电流镜电路可以包括两个NMOS晶体管MC7和MC9。第五比较晶体管MC5可以是PMOS晶体管。第五比较晶体管MC5的源极可以与外部电源电压VCCE耦接。第五比较晶体管MC5的栅极可以接收第一比较信号VGM5。第五比较晶体管MC5的漏极可以与第一电流镜电路耦接。第一电流镜电路可以耦接在第五比较晶体管MC5与电压调节器100的通过节点Np之间。
[0062]当施加至第五比较晶体管MC5的栅极的第一比较信号VGM5为逻辑高电压值时，第五比较晶体管MC5可以关断，且电流可以不流动。因此，电流可以不流经第一电流镜电路，且从通过节点Np流出的电流IDR可以变成零。
[0063]当施加至第五比较晶体管MC5的栅极的第一比较信号VGM5为逻辑低电压值时，第五比较晶体管MC5可以导通，且电流可以流动。因此，电流可以流经第一电流镜电路，且从通过节点Np流出的电流IDR可以不为零，而变成流经第五比较晶体管MC5的电流值。
[0064]当输出节点No处的输出电压VCCI的值减小时，电压比较单元230可以将第一比较信号VGM5从逻辑高电压值改变成逻辑低电压值，使得第一电流发生单元210之第五比较晶体管MC5可以导通。因此，由于第一电流发生单元210的第一电流镜电路可以产生从通过节点Np流出的电流IDR，所以传输晶体管M5可以快速地导通，使得可以减少恢复输出电压VCCI所花费的时间。
[0065]第二电流发生单元250可以包括第六比较晶体管MC6和第二电流镜电路。第二电流镜电路可以包括两个NMOS晶体管MC8和MC10。第六比较晶体管MC6可以是PMOS晶体管。第六比较晶体管MC6的源极可以与外部电源电压VCCE耦接。第六比较晶体管MC6的栅极可以接收第二比较信号VGM6。第六比较晶体管MC6的漏极可以与第二电流镜电路耦接。第二电流镜电路可以耦接在第六比较晶体管MC6与电压调节器100的输出节点No之间。
[0066]当施加至第六比较晶体管MC6的栅极的第二比较信号VGM6为逻辑高电压值时，第六比较晶体管MC6可以关断，且电流可以不流动。因此，电流可以不流经第二电流镜电路，且从输出节点No流出的稳定电流IS可以变成零。
[0067]当施加至第六比较晶体管MC6的栅极的第二比较信号VGM6为逻辑低电压值时，第六比较晶体管MC6可以导通，且电流可以流动。因此，电流可以流经第二电流镜电路，且从输出节点No流出的稳定电流IS可以不为零，而变成流经第六比较晶体管MC6的电流值。
[0068]当输出节点No处的输出电压VCCI的值增加时，电压比较单元230可以通过将第二比较信号VGM6从逻辑高电压值改变成逻辑低电压值，来导通第二电流发生单元250的第六比较晶体管MC6。因此，由于第二电流发生单元250的第二电流镜电路产生从输出节点No流出的稳定电流IS，所以负载电容器Ce的两个端部之间的电压可以快速地降低，使得可以减少恢复输出电压VCCI所花费的时间。
[0069]图6至图8是说明根据本发明的一个实施例的电压稳定器的操作的图。
[0070]图6是说明在输出电压VCCI稳定时，即在输出电压VCCI维持在目标电压值时，且第一比较晶体管MCl的栅极电压VGMl与第二比较晶体管MC2之栅极电压VGM2彼此相等时，电压稳定器的操作的图。当第一比较晶体管MCl的栅极电压VGMl等于第二比较晶体管MC2的栅极电压VGM2时，如以上参照图5所述，第一比较信号VGM5和第二比较信号VGM6两者都可以具有逻辑高电压值。因此，由于第一电流发生单元210的第五比较晶体管MC5和第二电流发生单元250的第六比较晶体管MC6两者都关断，所以从通过节点Np流至第一电流发生单元210的电流IDR、和从输出节点No流至第二电流发生单元250的稳定电流IS两者都可以变成零。
[0071]图7是说明在第一比较晶体管MCl的栅极电压VGMl大于第二比较晶体管MC2的栅极电压VGM2同时输出电压VCCI减小时的电压稳定器的操作的图。当第一比较晶体管MCl的栅极电压VGMl (为比较电压)大于第二比较晶体管MC2的栅极电压VGM2 (为输出电压VCCI)时，如以上参照图5所述，第一比较信号VGM5可以具有逻辑低电压值，而第二比较信号VGM6可以具有逻辑高电压值。因而，第一电流发生单元210的第五比较晶体管MC5可以导通，使得可以产生从通过节点Np流至第一电流发生单元210的电流IDR。另外，由于第二电流发生单元250的第六比较晶体管MC6关断，所以从输出节点No流至第二电流发生单元250的稳定电流IS可以变成零。因此，由于传输晶体管M5快速导通，所以可以减少恢复输出电压VCCI所花费的时间。
[0072]图8是说明在第一比较晶体管MCl的栅极电压VGMl小于第二比较晶体管MC2的栅极电压VGM2同时输出电压VCCI增加时的电压稳定器的操作的图。当第一比较晶体管MCl的栅极电压VGMl (为比较电压)小于第二比较晶体管MC2的栅极电压VGM2 (为输出电SVCCI)时，如以上参照图5所述，第一比较信号VGM5可以具有逻辑高电压值，而第二比较信号VGM6可以具有逻辑低电压值。因而，第一电流发生单元210的第五比较晶体管MC5可以关断，使得从通过节点Np流至第一电流发生单元210的电流IDR可以变成零。另外，由于第二电流发生单元250的第六比较晶体管MC6导通，所以可以产生从输出节点No流至第二电流发生单元250的稳定电流IS。因此，由于负载电容器Ce的两个端部之间的电压快速降低，所以可以减少恢复输出电压VCCI所花费的时间。
[0073]根据本发明的实施例，当电压调节器的输出电压降低或升高时，电压稳定器可以产生从电压调节器的通过节点或输出节点流出的电流。因此，可以快速地恢复输出电压，以达到正常状态下的电压电平。因此，可以改善半导体器件的操作属性。
[0074]根据本发明的实施例，恒压发生装置可以在输出电压由于负载电流的变化而改变时快速且稳定地恢复输出电压。
[0075]尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
[0076]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0077]技术方案1.一种电压发生装置，包括:
[0078]电压调节器，适合于通过比较基于输出节点处的输出电压的反馈电压与参考电压来判定通过节点处的通过电压，以及响应于所述通过节点处的所述通过电压，通过将外部电源电压传送至所述输出节点来产生所述输出电压；以及
[0079]电压稳定器，适合于响应于所述输出电压而控制从所述通过节点流出的第一电流和从所述输出节点流出的第二电流。
[0080]技术方案2.如技术方案I所述的电压发生装置，其中，所述电压调节器包括:
[0081]反馈单元，适合于通过将所述输出电压分压来产生反馈电压；
[0082]放大器，适合于通过比较所述反馈电压与所述参考电压来判定所述通过节点处的所述通过电压；以及
[0083]电压通过单元，适合于基于所述通过节点处的所述通过电压，通过将所述外部电源电压传送至所述输出节点来产生所述输出电压。
[0084]技术方案3.如技术方案2所述的电压发生装置，其中，所述放大器比较所述反馈电压与所述参考电压，在所述反馈电压高于所述参考电压时将逻辑高电压作为比较结果传送至所述通过节点，以及在所述反馈电压低于所述参考电压时将逻辑低电压作为比较结果传送至所述通过节点。
[0085]技术方案4.如技术方案3所述的电压发生装置，其中，在所述通过节点处的所述通过电压为所述逻辑高电压时所述传输晶体管关断，而在所述通过节点处的所述通过电压为所述逻辑低电压时所述传输晶体管导通以传送所述外部电源电压。
[0086]技术方案5.如技术方案4所述的电压发生装置，其中，所述电压通过单元包括:
[0087]PMOS晶体管，具有与所述通过节点耦接的栅极、与所述外部电源电压的节点耦接的源极、以及与所述输出节点耦接的漏极；以及
[0088]电容器，耦接在所述PMOS晶体管的所述栅极与所述漏极之间。
[0089]技术方案6.如技术方案2所述的电压发生装置，其中，所述反馈单元包括:
[0090]第一分压PMOS晶体管，具有与所述输出节点耦接的源极和栅极；以及
[0091]第二分压PMOS晶体管，具有与所述第一分压PMOS晶体管的漏极耦接的源极和栅极，其中，所述反馈单元将所述第一分压PMOS晶体管的漏极电压作为所述反馈电压传送至所述放大器。
[0092]技术方案7.如技术方案I所述的电压发生装置，其中，所述电压稳定器包括:
[0093]电压比较单元，适合于通过比较所述输出节点处的所述输出电压与所述参考电压来产生第一比较信号和第二比较信号；
[0094]第一电流发生单元，适合于响应于所述第一比较信号而控制所述第一电流；以及
[0095]第二电流发生单元，适合于响应于所述第二比较信号而控制所述电流。
[0096]技术方案8.如技术方案7所述的电压发生装置，其中，所述电压比较单元包括:
[0097]第一比较晶体管，适合于经由其栅极接收所述输出节点处的所述输出电压；
[0098]第二比较晶体管，适合于经由其栅极接收所述参考电压；
[0099]第三比较晶体管，具有与所述外部电源电压的节点耦接的源极、和与所述第一比较晶体管耦接的漏极；
[0100]第四比较晶体管，具有与所述外部电源电压的所述节点耦接的源极、和与所述第二比较晶体管耦接的漏极；以及
[0101]驱动晶体管，具有与所述第一比较晶体管的源极和所述第二比较晶体管的源极耦接的漏极，
[0102]其中，所述第一比较晶体管和所述第二比较晶体管为NMOS晶体管，所述第三比较晶体管和所述第四比较晶体管为PMOS晶体管，且所述第三比较晶体管的栅极与所述第四比较晶体管的栅极耦接。
[0103]技术方案9.如技术方案8所述的电压发生装置，其中，所述第一比较信号为所述第三比较晶体管的漏极电压，而所述第二比较信号为所述第四比较晶体管的漏极电压。
[0104]技术方案10.如技术方案7所述的电压发生装置，其中，所述第一电流发生单元包括:
[0105]第五比较晶体管，响应于所述第一比较信号而导通/关断；以及
[0106]第一电流镜电路，适合于在所述第五比较晶体管导通时增加所述第一电流。
[0107]技术方案11.如技术方案7所述的电压发生装置，其中，所述第五比较晶体管为PMOS晶体管，
[0108]所述第五比较晶体管具有用于接收所述第一比较信号的栅极、和用于接收所述外部电源电压的源极，以及
[0109]所述第一电流镜电路耦接在所述第五比较晶体管的漏极与所述通过节点之间。
[0110]技术方案12.如技术方案7所述的电压发生装置，其中，所述第二电流发生单元包括:
[0111]第六比较晶体管，响应于所述第二比较信号而导通/关断；以及
[0112]第二电流镜电路，适合于在所述第六比较晶体管导通时增加所述第二电流。
[0113]技术方案13.如技术方案12所述的电压发生装置，其中，所述第六比较晶体管为PMOS晶体管，
[0114]所述第六比较晶体管具有用于接收所述第二比较信号的栅极、和用于接收所述外部电源电压的源极，以及
[0115]所述第二电流镜电路耦接在所述第六比较晶体管的漏极与所述输出之间。
[0116]技术方案14.一种恒压发生装置，包括:
[0117]反馈单元，适合于将输出节点处的输出电压分压以产生反馈；
[0118]放大器，适合于通过比较所述反馈电压与参考电压来判定通过节点处的通过电压；
[0119]电压通过单元，适合于响应于所述通过节点处的所述通过电压，将外部电源电压传送至所述输出节点；以及
[0120]电压稳定器，适合于在所述输出节点处的所述输出电压降至低于目标电平的值时增加从所述通过节点流出的第一电流，而在所述输出节点处的所述输出电压升至高于所述目标电平的值时增加从所述输出节点流出的第二电流。
[0121]技术方案15.如技术方案14所述的恒压发生装置，其中，所述电压稳定器包括:
[0122]电压比较单元，适合于在所述输出节点处的所述输出电压降至低于所述目标电平的值时将第一比较信号激活，而在所述输出节点处的所述输出电压升至高于所述目标电平的值时将第二比较信号激活；
[0123]第一电流发生单元，在所述第一比较信号被激活时导通，并且增加从所述通过节点流出的所述第一电流；以及
[0124]第二电流发生单元，在所述第二比较信号被激活时导通，并且增加从所述输出节点流出的所述第二电流。
[0125]技术方案16.如技术方案15所述的恒压发生装置，其中，所述电压比较单元在所述输出节点处的所述输出电压低于比较电压时将所述第一比较信号激活，在所述输出节点处的所述输出电压大于所述比较电压时将所述第二比较信号激活，以及在所述输出节点处的所述输出电压等于所述比较电压时将所述第一比较信号和所述第二比较信号去激活。
【权利要求】
1.一种电压发生装置，包括: 电压调节器，适合于通过比较基于输出节点处的输出电压的反馈电压与参考电压来判定通过节点处的通过电压，以及响应于所述通过节点处的所述通过电压，通过将外部电源电压传送至所述输出节点来产生所述输出电压；以及 电压稳定器，适合于响应于所述输出电压而控制从所述通过节点流出的第一电流和从所述输出节点流出的第二电流。
2.如权利要求1所述的电压发生装置，其中，所述电压调节器包括: 反馈单元，适合于通过将所述输出电压分压来产生反馈电压； 放大器，适合于通过比较所述反馈电压与所述参考电压来判定所述通过节点处的所述通过电压；以及 电压通过单元，适合于基于所述通过节点处的所述通过电压，通过将所述外部电源电压传送至所述输出节点来产生所述输出电压。
3.如权利要求2所述的电压发生装置，其中，所述放大器比较所述反馈电压与所述参考电压，在所述反馈电压高于所述参考电压时将逻辑高电压作为比较结果传送至所述通过节点，以及在所述反馈电压低于所述参考电压时将逻辑低电压作为比较结果传送至所述通过节点。
4.如权利要求3所述的电压发生装置，其中，在所述通过节点处的所述通过电压为所述逻辑高电压时所述传输晶体管关断，而在所述通过节点处的所述通过电压为所述逻辑低电压时所述传输晶体管导通以传送所述外部电源电压。
5.如权利要求4所述的电压发生装置，其中，所述电压通过单元包括: PMOS晶体管，具有与所述通过节点耦接的栅极、与所述外部电源电压的节点耦接的源极、以及与所述输出节点耦接的漏极；以及 电容器，耦接在所述PMOS晶体管的所述栅极与所述漏极之间。
6.如权利要求2所述的电压发生装置，其中，所述反馈单元包括: 第一分压PMOS晶体管，具有与所述输出节点耦接的源极和栅极；以及第二分压PMOS晶体管，具有与所述第一分压PMOS晶体管的漏极耦接的源极和栅极，其中，所述反馈单元将所述第一分压PMOS晶体管的漏极电压作为所述反馈电压传送至所述放大器。
7.如权利要求1所述的电压发生装置，其中，所述电压稳定器包括: 电压比较单元，适合于通过比较所述输出节点处的所述输出电压与所述参考电压来产生第一比较信号和第二比较信号； 第一电流发生单元，适合于响应于所述第一比较信号而控制所述第一电流；以及 第二电流发生单元，适合于响应于所述第二比较信号而控制所述电流。
8.如权利要求7所述的电压发生装置，其中，所述电压比较单元包括: 第一比较晶体管，适合于经由其栅极接收所述输出节点处的所述输出电压； 第二比较晶体管，适合于经由其栅极接收所述参考电压； 第三比较晶体管，具有与所述外部电源电压的节点耦接的源极、和与所述第一比较晶体管耦接的漏极； 第四比较晶体管，具有与所述外部电源电压的所述节点耦接的源极、和与所述第二比较晶体管耦接的漏极；以及 驱动晶体管，具有与所述第一比较晶体管的源极和所述第二比较晶体管的源极耦接的漏极， 其中，所述第一比较晶体管和所述第二比较晶体管为NMOS晶体管，所述第三比较晶体管和所述第四比较晶体管为PMOS晶体管，且所述第三比较晶体管的栅极与所述第四比较晶体管的栅极耦接。
9.如权利要求8所述的电压发生装置，其中，所述第一比较信号为所述第三比较晶体管的漏极电压，而所述第二比较信号为所述第四比较晶体管的漏极电压。
10.一种恒压发生装置，包括: 反馈单元，适合于将输出节点处的输出电压分压以产生反馈； 放大器，适合于通过比较所述反馈电压与参考电压来判定通过节点处的通过电压；电压通过单元，适合于响应于所述通过节点处的所述通过电压，将外部电源电压传送至所述输出节点；以及 电压稳定器，适合于在所述输出节点处的所述输出电压降至低于目标电平的值时增加从所述通过节点流出的第一电流，而在所述输出节点处的所述输出电压升至高于所述目标电平的值时增加从所述输出节点流出的第二电流。
【文档编号】G05F1/56GK104460795SQ201410291319
【公开日】2015年3月25日 申请日期:2014年6月25日 优先权日:2013年9月13日
【发明者】李弦泰 申请人:爱思开海力士有限公司