低成本超低功率低压差（LDO）电路的制作方法

背景技术：

需要电力来运行电子系统。例如，计算系统内的存储器需要电力来供应存储器阵列和逻辑门。换句话说，电子系统内的所有部件都需要电力。然而，电子系统的电力需求越低越好。为了减少电力，许多电子系统以两种模式操作。一种模式是主动模式。在主动模式下，在电子系统内发生活动。例如，在主动模式下，可以写入到存储器或从存储器中读取，或者处理器可以处理数据。电子系统可以在其中工作的第二模式是待机模式。在待机模式下，发生少量活动；因此系统需要较少电力。例如，保留存储在存储器中的内容，或在低压互补金属氧化物半导体(LVCMOS)中将晶体管偏置。因此，在待机模式下，将电压提供到电子系统中的负载；然而，电压不需要引起大电流。实际上，电压可以仅需要供应泄漏电流或流过各个栅极以支持泄漏电流的电流。因此，电路设计者可以设计具有两个电压轨的电子系统，一个电压轨用于在主动模式时为系统供电，而另一个电压轨用于在待机模式时为系统供电。

技术实现要素：

上述问题大部分通过用于产生低压差电压的系统和方法得到解决。在一些实施例中，低压差(LDO)调节器系统包含电压源、压降电路和负载。电压源被配置为供应第一电压下的第一信号。压降电路包含肖特基二极管并且被配置为基于LDO调节器系统工作在第一模式而接收第一信号并且产生第二电压下的输出信号。第二电压小于所述第一电压。负载被配置为基于LDO调节器系统工作在第二模式而接收第一电压下的第一信号，并且基于所述LDO调节器系统工作在第一模式下而接收第二电压下的输出信号。

另一说明性实施例是用于产生LDO电压的方法。该方法可以包含生成第一电压下的第一信号。基于LDO调节器系统工作在第一模式，该方法可以包含由包括肖特基二极管的压降电路产生第二电压下的输出信号。第二电压小于所述第一电压。基于LDO调节器系统工作在所述第一模式，该方法可以包含由负载接收所述第二电压下的输出信号。基于LDO调节器系统工作在第二模式，该方法可以包含由所述负载接收第一电压下的第一信号。

又另一说明性实施例是包含电压源、压降电路和存储器的存储器系统。电压源被配置为供应第一电压下的第一信号。压降电路被配置为基于存储器系统工作在第一模式而接收第一信号并且产生第二电压下的输出信号，第二电压小于第一电压。存储器被配置为基于存储器系统工作在所述第一模式而接收第二电压下的输出信号，并且基于存储器系统工作在第二模式而接收第一电压下的第一信号。压降电路包括第一肖特基二极管，第一肖特基二极管被配置为接收第一信号并且产生第三电压下的第二信号。第三电压小于第一电压。

附图说明

为了更详细地描述各个示例，现将参考附图，其中：

图1示出根据各个实施例的低压差调节器系统的框图；

图2A示出根据各个实施例的压降电路的电路图；

图2B示出根据各个实施例的压降电路的电路图；

图3示出根据各个实施例的肖特基二极管的框图；

图4示出根据各个实施例的用于产生低压差电压的方法的流程图；以及

图5示出根据各个实施例的用于产生低压差电压的方法的流程图。

符号和命名

贯穿以下描述以及权利要求使用的某些术语是指特定系统组件。本领域技术人员将了解，公司会用不同的名称来指代同一组件。本文档无意区分名称不同而功能相同的组件。在以下讨论中以及在权利要求中，术语“包含”和“包括”以开放形式使用，因此这些术语应被解释为表示“包含，但不限于……”。而且，术语“耦合”旨在表示间接或直接连接。因此，如果第一装置耦合到第二装置，则所述连接可以通过直接连接或通过经由其它装置和连接的间接连接。叙述“基于”旨在表示“至少部分基于”。因此，如果X基于Y，则X可以基于Y以及任何数目的其它因素。

具体实施方式

以下论述涉及本发明的各个实施例。尽管这些实施例中的一个或多个实施例可以是优选的，但是所公开的实施例不应被解释为限制包含权利要求的公开的范围，或以其它方式用作限制包含权利要求的公开的范围。另外，本领域技术人员将理解，以下描述具有广泛应用并且任何实施例的论述仅表示该实施例的示例，并且并不意在暗示包含权利要求的公开的范围局限于所述实施例。

电子系统运行需要电力。然而，需要向系统提供最低电力量，使得系统可以按预期的方式工作。为了减少电力，许多电子系统以两种模式操作。在主动模式下，在电子系统内发生活动。例如，在主动模式下，可以写入到存储器或从存储器中读取，或者处理器可以处理数据。在待机模式(即，低功率模式)下，发生少量活动；因此系统需要较少电力。例如，保留存储在存储器中的内容，或在LVCMOS中偏置晶体管。因此，在待机模式下，将电压提供到电子系统中的负载；然而，电压不需要引起(source)大电流。实际上，电压可以仅需要供应泄漏电流或流过各个栅极以支持泄漏电流的电流。因此，电路设计者可以设计具有两个电压轨的电子系统，一个电压轨用于在主动模式时为系统供电，而另一个电压轨用于在低功率模式时为系统供电。

在许多情况下，在主动模式时提供到系统的电压大于在低功率模式时提供到系统的电压。设计电力管理系统，例如，直流(DC)到DC调节器(例如，低压差(LDO)调节器或任何其它类型的线性电压调节器)以工作在主动模式下时将电力提供到负载(即从电力管理系统接收电压的电路)。在常规系统中，许多电路设计者采取复杂电路来产生第二电压轨，以在低功率模式下为系统供电。在许多常规系统中，开关(例如，p沟道金属氧化物半导体场效应晶体管(PMOS)或n沟道金属氧化物半导体场效应晶体管(NMOS))用于将电力管理系统为主动模式产生的电压降低(即，减小)到以工作在低功率模式时供应到负载的较低电压。对于PMOS晶体管，阈值电压可以低至0.2V。然而，具有此低阈值电压的PMOS晶体管泄漏较多；因此通常不使用这些PMOS晶体管。因此，通常使用具有0.5V以及更高的阈值电压的PMOS晶体管。因此，由PMOS晶体管产生的压降最小为0.5V。在许多应用中，不需要此种大的压降。例如，如果电力管理系统提供1V源电压并且当负载工作在低功率模式下时需要0.8V，则用于实现压降的PMOS晶体管的使用可能无效，因为所述PMOS晶体管将仅产生0.5V。此外，用于产生压降的p-n二极管的使用会产生类似较大的压降，因为p-n二极管具有大约0.5V的阈值。换句话说，在消耗低电力量时，需要压降的更精细粒度。

根据所公开的原理，LDO调节器提供许多应用需要的粒度、消耗较少电力或不消耗电力并且能够内置于CMOS工艺中，所述LDO调节器并入用于在低功率模式期间产生从电压源到负载的压降的肖特基二极管(也称为热载流子二极管)。与p-n二极管不同，肖特基二极管具有约0.1V至0.3V的阈值。因此，单个肖特基二极管可以产生低至0.1V的压降。此外，通过串联连接多个肖特基二极管，可以产生粒度较大的压降。例如，利用串联的三个肖特基二极管可以产生0.3V的压降(即，每肖特基二极管0.1V的压降)。以此方式，可以产生消耗极少电力甚至不消耗电力的粒化压降以在工作低功率模式下时将电力提供到负载。

尽管常规数字CMOS工艺产生许多p-n二极管，但是通常不可获得肖特基二极管。然而，可以利用CMOS工艺制造肖特基二极管。每当金属接触与掺杂半导体接触时会产生肖特基二极管。然而，在常规CMOS工艺中，硅化物用于在半导体与金属接触之间产生电阻接触，由此使肖特基二极管短路。然而，通过应用硅化物块或阻止用于使肖特基二极管短路的步骤，可以在需要肖特基二极管的任何位置中利用数字CMOS工艺来制造肖特基二极管。

图1示出根据各个实施例的低压差(LDO)调节器系统100的框图。LDO调节器系统100可以包含电压源102、压降电路104和负载106。LDO调节器系统100可以被配置为工作在两种模式：1)主动模式以及2)低功率模式。每当负载106有效并且执行主动功能(例如，处理数据和/或在存储器中读取或写入数据)时，LDO调节器系统100工作在主动模式下。每当负载106有待机并且不主动执行功能(例如，保留存储在存储器中的数据和/或将LVCMOS中的晶体管偏置)时，LDO调节器系统100在低功率模式下操作。电压源102可以是产生电压的任何装置。在一些实施例中，电压源102被配置为保持与负载电阻无关的固定电压。例如，电压源102可以是电压调节器，例如，线性调节器和/或LDO调节器。电压源102被配置为供应第一电压下的DC信号122。换句话说，电压源102可以供应恒定电压下的DC信号122。

如果LDO调节器系统100工作在低功率模式下，则压降电路104被配置为从电压源102接收DC信号122并且产生第二电压下的输出信号124，所述第二电压低于DC信号122中产生的电压。换句话说，压降电路104被配置为产生一电压下的输出信号124，该电压小于DC信号122中产生的电压。如果LDO调节器系统100工作在主动模式下，则在一些实施例中，LDO调节器系统100被配置使得压降电路104不接收DC信号122。在替代实施例中，如果LDO调节器系统100工作在主动模式，则压降电路104接收DC信号122；然而，压降电路104被配置使得输出信号124具有与DC信号122相同的电压。

如果LDO调节器系统100工作在低功率模式，则负载106被配置为接收第二电压下的输出信号124，所述第二电压低于在DC信号122中产生的电压。另外，输出信号124向负载106提供泄漏电流。然而，如果LDO调节器系统100工作在主动模式下，那么在实施例中，负载106可以被配置为从电压源102接收DC信号122。在一些实施例中，负载106直接从电压源102接收DC信号122。在替代实施例中，如果LDO调节器系统100工作在主动模式下，则负载106可以被配置为接收输出信号124，但与DC信号122处于相同电压。

负载106可以是任何类型的电子负载。例如，负载106可以是存储器(例如，动态随机存取存储器(DRAM)和/或静态随机存取存储器(SRAM))。当LDO调节器系统100工作在主动模式时，作为存储器的负载106可以被配置为读取和写入数据。然而，当LDO调节器系统100工作在低功率模式时，作为存储器的负载106可以被配置为保留存储在存储器中的数据。在其它实施例中，负载106是LVCMOS中的晶体管。当LDO调节器系统100工作在低功率模式时，作为LVCMOS中的晶体管的负载106接收第二电压下的输出信号124，该第二电压低于可以偏置晶体管的DC信号122中的电压。

在示例中，电压源102可以产生1V下的DC信号122。当充当存储器的负载106正在读取和写入数据时，负载106可以接收1V下的DC信号122或从1V下的压降电路104接收输出信号124。然而，当充当存储器的负载106正在保留数据并且未主动地读取和/或写入数据时，负载106从小于1V的电压(例如，0.8V)下的压降电路104接收输出信号124。

图2A示出根据各个实施例的压降电路104的电路图。在图2A中所示的示例中，压降电路104可以包括单个肖特基二极管202。肖特基二极管202可以是具有低正向压降的任何类型的热载流子二极管。在一些实施例中，肖特基二极管202的正向压降在0.1V至0.3V之间。如果LDO调节器系统100工作在低功率模式下，则肖特基二极管202被配置为从第一电压下的电压源102接收DC信号122并且产生第二电压下的输出信号124，该第二电压低于第一电压。因为肖特基二极管202的正向压降可以在0.1V至0.3V之间，所以输出信号124可以承载为0.1V至0.3V的比DC信号122的电压更小的电压。

例如，电压源102可以产生1V下的DC信号122。当LDO调节器系统100工作在低功率模式下时，肖特基二极管202被配置为从电压源102接收1V下的DC信号122。如果肖特基二极管202具有0.2V的正向压降，则肖特基二极管202产生0.8V下的输出信号124。因为肖特基二极管202具有低正向压降，所以压降电路104可以以较小增量降低DC信号122电压。

图2B示出根据各个实施例的压降电路104的电路图。在图2B中所示的示例中，压降电路104可以包括串联的肖特基二极管252-256。肖特基二极管254和256之间的省略号指示压降电路104可以支持任何适当数目(例如，两个、三个、四个以及更多个)的肖特基二极管，但是为清晰起见示出三个。类似于来自图2A的肖特基二极管202，在一些实施例中，肖特基二极管252-256具有0.1V至0.3V之间的正向压降。如果LDO调节器系统100工作在低功率模式下，则肖特基二极管252被配置为从第一电压下的电压源102接收DC信号122并且产生第二电压下的肖特基输出信号262，所述第二电压低于第一电压。因为肖特基二极管252的正向压降可以在0.1V至0.3V之间，所以肖特基输出信号262可以承载为0.1V至0.3V的比DC信号122的电压更小的电压。肖特基二极管254可以被配置为接收由第二电压下的肖特基二极管252产生的肖特基输出信号262并且产生低于第二电压的第三电压下的肖特基输出信号264。因为肖特基二极管254的正向压降可以在0.1V至0.3V之间，所以肖特基输出信号264可以承载比肖特基输出信号262的第二电压更小的电压，该电压为0.1V至0.3V。肖特基二极管256可以被配置为接收由第三电压下的肖特基二极管254产生的肖特基输出信号264并且产生低于第三电压的第四电压下的输出信号124。因为肖特基二极管256的正向压降可以在0.1V至0.3V之间，所以输出信号124可以承载比肖特基输出信号264的第三电压更小的电压，该电压为0.1V至0.3V。

例如，电压源102可以产生1V下的DC信号122。当LDO调节器系统100工作在低功率模式下时，肖特基二极管252被配置为从电压源102接收1V下的DC信号122。如果肖特基二极管252具有0.2V的正向压降，则肖特基二极管252产生0.8V下的肖特基输出信号262。肖特基二极管254随后可以接收0.8V下的肖特基输出信号262。如果肖特基二极管254具有0.2V的正向压降，则肖特基二极管254产生0.6V下的肖特基输出信号264。肖特基二极管256随后可以接收0.6V下的肖特基输出信号264。如果肖特基二极管256具有0.2V的正向压降，则肖特基二极管256产生0.4V下的输出信号124。因为肖特基二极管252-256具有低正向压降，所以压降电路104可以通过粒化方式降低DC信号122电压。

图3示出根据各个实施例的肖特基二极管202的框图。肖特基二极管202形成于金属接触306和半导体302的结点处。金属接触306可以包括钨(W)、镍(Ni)、钼(Mo)、铬(Cr)、铂(Pt)和/或任何其它过渡金属。半导体302可以是硅(Si)、锗(Ge)、砷化镓(GaAs)和/或任何半导体材料、合金和/或元素。在一些实施例中，例如硼(B)、铝(Al)、氮(N)和/或镓(Ga)的p型掺杂物用于掺杂半导体302。在替代实施例中，例如磷(P)、砷(As)、锑(Sb)和/或铋(Bi)的n型掺杂物用于掺杂半导体302。

在常规CMOS工艺中，不需要肖特基二极管。因此，称为硅化物的工艺(各个制造商之间可以不同)用于“消除(kill)”接触306与半导体302之间的结点。换句话说，芯片的制造商可以利用硅化物工艺来将肖特基二极管变成芯片上的电阻性接触。根据所公开的原理，硅化物块304可以添加到工艺中以阻止硅化物“消除”肖特基二极管。在一些实施例中，硅化物块304可以包含移除用于使肖特基二极管202短路的步骤的逆向工艺，使得硅化物不形成于接触306和半导体302的结点处。在不具有硅化物的情况下，接触306与半导体302之间的结点是肖特基二极管202。因此，可以利用CMOS工艺在芯片上制造肖特基二极管202和/或肖特基二极管252-256。

图4和图5示出根据各个实施例的用于产生低压差电压的方法400和500的流程图。尽管为了方便起见按顺序描绘，但是方法400和500中所示的动作中的至少一些动作可以通过不同次序执行和/或并行执行。另外，一些实施例可以仅执行所示动作中的一些动作或可以执行额外动作。在一些实施例中，方法400和500的操作中的至少一些操作以及本文描述的其它操作可以通过由执行存储在非暂时性计算机可读存储介质中的指令或状态机的处理器实施的电压源102、压降电路104和/或负载106来执行。

方法400在框402中开始于产生第一电压下的第一信号，例如DC信号122。在一些实施例中，电压源102可以产生第一信号。在框404中，方法400继续确定LDO调节器系统(例如，LDO调节器系统100)是否工作在第一模式(例如，低功率模式)下。如果在框404中，确定LDO调节器系统工作在第一模式下，则方法400在框406中继续，其中通过压降电路(例如，压降电路104)产生第二电压下的输出信号(例如，输出信号124)。第二电压被配置为小于在第一信号中产生的第一电压。在框408中，方法400继续，其中通过负载(例如，负载106)接收输出信号。如果在框404中确定LDO调节器系统不工作在第一模式下(例如，工作在第二模式下，例如工作在主动模式下)，则方法400在框410中继续，其中通过负载接收第一电压下的第一信号。

方法500在框502中开始于产生第一电压下的第一信号，例如DC信号122。在一些实施例中，电压源102可以产生第一信号。在框504中，方法500继续确定LDO调节器系统(例如，LDO调节器系统100)是否工作在第一模式(例如，低功率模式)下。如果在框504中确定LDO调节器系统工作在第一模式下，则方法500在框506中继续通过第一肖特基二极管(例如，肖特基二极管252)接收第一信号。在框508中，方法500继续产生第二电压下的第二信号，例如肖特基信号262。第二电压小于第一电压。在一些实施例中，通过第一肖特基二极管产生第二信号。

方法500在框510中继续通过第二肖特基二极管(例如，肖特基二极管254)接收第二信号。在框512中，方法500继续产生第三电压下的第三信号，例如，肖特基信号264和/或输出信号124。第三电压小于第二电压。在一些实施例中，通过第二肖特基二极管产生第三信号。如果在框504中确定LDO调节器系统不工作在第一模式下(例如，其工作在第二模式，例如工作在主动模式下)，则方法500在框516中继续通过负载接收第一电压下的第一信号。

以上论述旨在说明本发明的原理和各个实施例。在完全了解以上公开内容之后，各种变化和修改对本领域技术人员而言将是显而易见的。旨在将以上权利要求解释为涵盖所有此类变型和修改。