一种高线性度差分隔离采样电路的制作方法

本发明涉及的是一种可用于复杂电磁环境的高线性度AD采样电路，一种高线性度差分隔离采样电路，包括：阻抗隔离型差分放大电路、电压匹配滤波电路、电压钳位电路、AD采集电路、高速隔离电路和数字控制电路，属于电力电子采样技术领域。

背景技术：

由于电力电子主电路与数字控制电路电压等级不一样、电流大小也不一样，必须将电力电子主电路与数字控制电路进行电气隔离。

在现有技术中，电力电子主电路电压电流采样一般采用电阻分压，通过比例放大电路进行阻抗转换和电压转换，再经线性光耦进行电气隔离，通过AD转换芯片将模拟信号转换成数字信号，将AD转换结果传递给单片机或DSP数字控制器。

公知的电力电子采样电路主要存在问题是全电压范围内采样线性度存在一定误差、全电压范围内采样精确度不高以及大功率条件下共地采样地电位不稳导致的采样偏差。

技术实现要素：

本发明是针对现有技术存在的不足，提出一种可应用于大功率共地电源网络、全电压范围线性度零误差、并具有较高采样精度的差分隔离采样电路。

本发明具体提供一种高线性度差分隔离采样电路，包括：阻抗隔离型差分放大电路、电压匹配滤波电路、电压钳位电路、AD采集电路、高速隔离电路和数字控制电路；

所述阻抗隔离型差分放大电路包括电容C1、电阻R1、电阻R2、二极管D1、二极管D2、电阻R3、电阻R4和运算放大器U1A；所述电容C1一端作为采样电路输入端负极，所述电容C1的另一端作为采样电路输入端正极，所述电容C1的一端与所述电阻R1的一端连接，所述电容C1的另一端与电阻R2的一端连接；所述电阻R1的另一端与二极管D1的正极性端、电阻R4的一端、运算放大器U1A的反相输入端连接；所述电阻R2的另一端与二极管D2的负极性端、电阻R3的一端和运算放大器U1A的同相输入端连接；所述二极管D1的负极性端与电源正VCC连接，所述二极管D2的正极性端与电源负VEE连接；所述电阻R3的另一端接地，所述电阻R4的另一端接运算放大器U1A的输出端和电阻R5的一端；

所述电压匹配滤波电路包括电阻R5、电阻R6、电容C2、运算放大器U1B；所述电阻R5另一端连接电阻R6的一端、电容C2的一端和运算放大器U1B的同相输入端；所述电阻R6的另一端接地，所述电容C2的另一端接地；所述运算放大器U1B的反相输入端与运算放大器U1B的输出端连接；

所述电压钳位电路包括电阻R7和钳位管D3；所述电阻R7的一端与运算放大器U1B的输出端连接，所述电阻R7的另一端连接钳位管D3的一端，钳位管D3的另一端接地；

所述AD采集电路包括AD采集芯片和基准电压源X1，其中AD采集芯片具有多路模拟输入端；所述AD采集芯片的一路模拟输入端连接所述电阻R7的另一端，所述AD采集芯片的基准输入正连接基准电压X1的正极性端，所述AD采集芯片的基准输入负连接基准电压源X1的负极性端；

所述高速隔离电路包括输入端和输出端，用于将AD采集芯片的输出信号转发给数字控制电路，以实现AD采集芯片与数字控制电路的电气隔离；所述高速隔离数字电路输入端DD1～DDn与所述AD采集芯片的数据输出接口D1～Dn对应连接；

所述数字控制电路具有IO数字接口，且的IO数字接口与所述高速数字隔离电路的输出端对应连接；

所述阻抗隔离型差分放大电路输入端作为采样电路的输入端。

进一步的，所述的阻抗隔离型差分放大电路、电压匹配滤波电路和电压钳位电路构成一路差分采样；多路所述的差分采样同时与所述AD采集芯片的多路模拟输入端对应连接。

进一步的所述电容C1的取值范围为0～100uf。

进一步的所述电阻R1和电阻R2取值范围均为10K至500MΩ。

进一步地，所述钳位管D3的钳位电压取值范围为1V至VCC。

本发明中的基准电压源X1用于为所述AD采集芯片提供参考电压值。本发明通过阻抗隔离型差分放大电路输入端较大阻抗实现模拟采集电路与电力电子主电路的阻抗隔离，并可实现对电力电子主电路多点差分采样，避免常规共地采样地电位不一致造成的采样偏差；差分放大电路输出经过电压匹配及滤波再经电压钳位，将采样模拟信号送入AD采集电路；经过AD采集电路将模拟信号转换成数字信号；AD采集电路信号输出或输入数字电平经过高速数字量隔离电路实现采样电路与数字控制电路的完全隔离，由于采用AD采集电路直接对电力电子主电路模拟量进行采样，不会存在常规线性光耦带来的线性误差，采样精度也大大提高(采样精度受所选用的ADC采集芯片制约)，从而实现对电力电子主电路全电压范围高线性度隔离采集。

附图说明

图1是本发明的高线性度差分隔离采样结构示意图；

图2是本发明第一实施例提供的高线性度差分隔离采样的电路原理图；

图3是本发明第二实施例提供的高线性度差分隔离采样的电路原理图；

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。

第一实施例

图1和2是本发明第一实施例提供的高线性度差分隔离采样结构示意图。本结构图包括：

提供一种高线性度差分隔离采样电路，包括：阻抗隔离型差分放大电路、电压匹配滤波电路、电压钳位电路、AD采集电路、高速隔离电路和数字控制电路；

所述阻抗隔离型差分放大电路包括电容C1、电阻R1、电阻R2、二极管D1、二极管D2、电阻R3、电阻R4和运算放大器U1A；所述电容C1一端作为采样电路输入端负极，所述电容C1的另一端作为采样电路输入端正极，所述电容C1的一端与所述电阻R1的一端连接，所述电容C1的另一端与电阻R2的一端连接；所述电阻R1的另一端与二极管D1的正极性端、电阻R4的一端、运算放大器U1A的反相输入端连接；所述电阻R2的另一端与二极管D2的负极性端、电阻R3的一端和运算放大器U1A的同相输入端连接；所述二极管D1的负极性端与电源正VCC连接，所述二极管D2的正极性端与电源负VEE连接；所述电阻R3的另一端接地，所述电阻R4的另一端接运算放大器U1A的输出端和电阻R5的一端；

所述电压匹配滤波电路包括电阻R5、电阻R6、电容C2、运算放大器U1B；所述电阻R5另一端连接电阻R6的一端、电容C2的一端和运算放大器U1B的同相输入端；所述电阻R6的另一端接地，所述电容C2的另一端接地；所述运算放大器U1B的反相输入端与运算放大器U1B的输出端连接；

所述电压钳位电路包括电阻R7和钳位管D3；所述电阻R7的一端与运算放大器U1B的输出端连接，所述电阻R7的另一端连接钳位管D3的一端，钳位管D3的另一端接地；

所述AD采集电路包括AD采集芯片和基准电压源X1，其中AD采集芯片具有多路模拟输入端；所述AD采集芯片的一路模拟输入端连接所述电阻R7的另一端，所述AD采集芯片的基准输入正连接基准电压X1的正极性端，所述AD采集芯片的基准输入负连接基准电压源X1的负极性端；

所述高速隔离电路包括输入端和输出端，用于将AD采集芯片的输出信号转发给数字控制电路，以实现AD采集芯片与数字控制电路的电气隔离；所述高速隔离数字电路输入端DD1～DDn与所述AD采集芯片的数据输出接口D1～Dn对应连接；

所述数字控制电路具有IO数字接口，且的IO数字接口与所述高速数字隔离电路的输出端对应连接；

所述阻抗隔离型差分放大电路输入端作为采样电路的输入端。

进一步的，所述的阻抗隔离型差分放大电路、电压匹配滤波电路和电压钳位电路构成一路差分采样；多路所述的差分采样同时与所述AD采集芯片的多路模拟输入端对应连接。

进一步的所述电容C1的取值范围为0～100uf。

进一步的所述电阻R1和电阻R2取值范围均为10K至500MΩ。

进一步地，所述钳位管D3的钳位电压取值范围为1V至VCC。

待采样电路的采样电压连接至阻抗隔离型差分放大电路输入端CH1GND和CHIN，经过所述电容C1进行差分滤波，经所述电阻R1、电阻R2、电阻R3、电阻R4和所属运算放大器U1A组成差分隔离放大电路，由于所述电阻R1和电阻R2阻值均不小于10K，使得所述采样电路与电力电子主电路形成一级阻抗隔离，所述阻抗隔离型差分放大电路输出端电压与输入端电压关系为(条件：R4/R1＝R3/R2)

V_OUT＝(R4/R1)*(V_CH1IN-V_CH1GND)＝(R3/R2)*(V_CH1IN-V_CH1GND)

所述第一运放输出端电压V_OUT经所述电阻R5R5和电阻R6进行电阻分压，使输出电压与所述AD采集芯片U001输入电压范围相符，所述电阻R5和所述电阻R6分压后电压经过所述电容C2进行平滑滤波再经所述第二运放组成电压跟随器进行阻抗转换，使所述第二运放输出端严格跟随所述电阻R5和和所述电阻R6分压值；所述第二运放输出端电压经所述电阻R7和所述钳位管D3组成钳位电路，将所述AD采集芯片U001输入端电压控制在合理范围内，保证所述AD采集芯片U001稳定工作。

所述AD采集芯片U001将其输入模拟电压进行模数转换，转换成数字信号，再经所述高速数字隔离电路将模拟地及相关电源网络进行电气隔离，保护所述单片机或DSP数字控制电路，保证单片机或数字控制电路可靠稳定工作，所述单片机或DSP数字控制电路与所述高速数字隔离电路隔离后离散量信号进行数据通信，读取AD采样结果，从而最终采集到电力电子主电路待采样电压。

第二实施例

图3是本发明第二实施例提供的高线性度差分隔离采样电路原理图。本实施例为多通道差分隔离采样电路。

进一步地，所述多路阻抗隔离型差分放大电路包括n路阻抗隔离型差分放大电路、n路电压匹配滤波电路、n路电压钳位电路、n路AD采集电路(可共用同一AD采集芯片)、n路高速数字隔离电路(可共用同一高速隔离芯片)以及一路单片机或DSP数字控制电路。

所述n路阻抗隔离型差分放大电路输出端与n路电压匹配滤波电路输入端连接，所述n路电压匹配滤波电路输出端与n路电压钳位电路输入端连接，所述n路电压钳位电路输出端连接至多通道所述AD采集电路输入端，所述AD采集电路输出端连接至所述高速数字隔离电路，所述高速数字隔离电路输出端连接至单片机或DSP数字控制电路的IO端口。

所述n路阻抗隔离型差分放大电路、n路电压匹配滤波电路、n路电压钳位电路、n路AD采集电路(可共用同一AD采集芯片)、n路高速数字隔离电路(可共用同一高速隔离芯片)，每一路电路结构与第二实施例中相同名称电路原理和电路参数均一致。

所述基准电压源的输出端要等于所述AD采集芯片U001的参考电压值。

所述电容C1的取值范围为0～100uf。

所述电阻R1和电阻R2取值范围均为10K至500MΩ。

所述钳位管D3的钳位电压取值范围为1V至VCC。

电力电子主电路待采样电压连接至阻抗隔离型差分放大电路输入端CH1GND和CHIN，经过所述电容C1进行差分滤波，经所述电阻R1、电阻R2、电阻R3、电阻R4和所属运算放大器U1A组成差分隔离放大电路，由于所述电阻R1和电阻R2阻值均不小于10K，使得所述采样电路与电力电子主电路形成一级阻抗隔离，所述阻抗隔离型差分放大电路输出端电压与输入端电压关系为(条件：R4/R1＝R3/R2)

V_OUT＝(R4/R1)*(V_CH1IN-V_CH1GND)＝(R3/R2)*(V_CH1IN-V_CH1GND)

所述第一运放输出端电压V_OUT经所述电阻R5和电阻R6进行电阻分压，使输出电压与所述AD采集芯片U001输入电压范围相符，所述电阻R5和所述电阻R6分压后电压经过所述电容C2进行平滑滤波再经所述第二运放组成电压跟随器进行阻抗转换，使所述第二运放输出端严格跟随所述电阻R5和所述电阻R6分压值；所述第二运放输出端电压经所述电阻R7和所述钳位管D3组成钳位电路，将所述AD采集芯片U001输入端电压控制在合理范围内，保证所述AD采集芯片U001稳定工作。

所述AD采集芯片U001将其输入模拟电压进行模数转换，转换成数字信号，再经所述高速数字隔离电路将模拟地及相关电源网络进行电气隔离，保护所述单片机或DSP数字控制电路，保证单片机或数字控制电路可靠稳定工作，所述单片机或DSP数字控制电路与所述高速数字隔离电路隔离后离散量信号进行数据通信，读取AD采样结果，从而最终采集到电力电子主电路待采样电压。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间的相同或相似的部分互相参见即可。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。