本实用新型涉及稳压器技术领域，特别是涉及一种CMOS LDO及改善其负载响应特性的系统。
背景技术：
现代电子设备中使用了大量的LDO(low dropout regulator，低压差线性稳压器)，尤其是具有低静态工作电流的CMOS LDO的应用更加广泛。为了延长CMOS LDO所在系统的待机和工作时间，迫切需要减小CMOS LDO的静态工作电流，但低静态工作电流(尤其是小于1uA)的CMOS LDO存在负载响应特性较差的问题。
具体地，请参照图1，图1为现有的CMOS LDO的结构示意图，该CMOS LDO采用差分输入CMOS误差放大器，同相输入端接基准电压源VREF，其单端输出端直接驱动功率输出PMOS管(M1)，PMOS管的输出(驱动负载 RL和电容CL)经电阻分压后反馈到误差放大器反相输入端VFB反馈节点，此LDO的反馈由米勒负反馈电容C1和前置反馈电容C2组成。对于现有的标准CMOS LDO结构，静态工作电流主要由CMOS误差放大器中输入对管的公共端的尾电流Itail和流过分压电阻R2的电流组成。为降低CMOS LDO的静态工作电流，目前消耗在分压电阻的电流已足够小，且由于系统稳定性及减小芯片面积的要求，电阻也不能无限制地增加，也即流过分压电阻的电流已经不能再小，因此，减小CMOS LDO尾电流成为必要。但问题是CMOS LDO 输出负载电流的快速变化而引起的输出过冲的大小与尾电流的平方根成反比，尾电流越小，过冲越大，降低了LDO的安全性能。
因此，如何提供一种低静态工作电流且过冲较小的方案是本领域技术人员目前需要解决的问题。
技术实现要素：
本实用新型的目的是提供一种CMOS LDO及改善其负载响应特性的系统，不需要为了防止过冲而增大CMOS误差放大器的尾电流，通过增加动态的附加的尾电流即可实现CMOS LDO低静态工作电流的同时降低了输出过冲，降低了CMOS LDO的功耗，提高了CMOS LDO的安全性能。
为解决上述技术问题，本实用新型提供了一种改善CMOS LDO负载响应特性的系统，应用于CMOS LDO，该系统包括控制模块及附加尾电流生成模块；
所述控制模块的输入端分别与所述CMOS LDO中的CMOS误差放大器的正相输入端及反相输入端连接，所述控制模块的输出端与所述附加尾电流生成模块的输入端连接，用于当所述正相输入端及所述反相输入端的差值不为零时，生成控制信号至所述附加尾电流生成模块；
所述附加尾电流生成模块的输出端与所述CMOS误差放大器中输入对管的公共端连接，用于在接收到所述控制信号后，在所述输入对管的公共端生成附加的尾电流，以减小所述CMOS LDO的输出过冲，当所述控制信号消失后，所述附加的尾电流变为零。
优选地，所述控制模块包括第一比较器、第二比较器、第一PMOS、第二PMOS、第一恒流源及电源，其中：
所述第一比较器的正相输入端及所述第二比较器的反相输入端均与所述 CMOS误差放大器的反相输入端连接，所述第一比较器的反相输入端及所述第二比较器的正相输入端均与所述CMOS误差放大器的正相输入端连接，所述第一比较器的输出端与所述第一PMOS的栅极连接，所述第二比较器的输出端与所述第二PMOS的栅极连接，所述第一PMOS的源极及所述第二PMOS 的源极均与所述第一恒流源的负端连接，所述第一恒流源的正端与所述电源连接，所述第一PMOS的漏极与所述第二PMOS的漏极连接，其公共端作为所述控制模块的输出端。
优选地，所述附加尾电流生成模块包括放电单元、第一电容、稳压管、第一NMOS、源极电阻及镜像电流模块，其中：
所述放电单元的第一端分别与所述第一电容的第一端、所述稳压管的阴极及所述第一NMOS的栅极连接，其公共端作为所述附加尾电流生成模块的输入端，所述放电单元的第二端及所述第一电容的第二端、所述稳压管的阳极均接地，所述第一NMOS的源极通过源极电阻接地，所述第一NMOS的漏极与所述镜像电流模块的输入端连接，所述镜像电流模块的输出端作为所述附加尾电流生成模块的输出端。
优选地，所述放电单元为第二恒流源或者电阻，其中，所述第二恒流源的正端作为所述放电单元的第一端，所述第二恒流源的负端作为所述放电单元的第二端。
优选地，所述镜像电流模块包括第一电流镜和第二电流镜，所述第一电流镜包括第三PMOS及第四PMOS，所述第二电流镜包括第二NMOS及第三 NMOS，其中：
所述第三PMOS的漏极作为所述镜像电流模块的输入端，所述第三PMOS 的栅极分别与所述第三PMOS的漏极及所述第四PMOS的栅极连接，所述第三PMOS的源极与所述第四PMOS的源极连接，其公共端接电源，所述第四 PMOS的漏极与所述第二NMOS的漏极连接，所述第二NMOS的栅极分别与所述第二NMOS的漏极及所述第三NMOS的栅极连接，所述第二NMOS的源极及所述第三NMOS的源极接地，所述第三NMOS的漏极作为所述镜像电流模块的输出端。
优选地，所述镜像电流模块还包括正端与所述第一电流镜的输入端连接、负端接地的第三恒流源。
优选地，所述第一比较器和所述第二比较器均为输入端设置有预设失调电压的比较器。
优选地，该系统还包括分别与所述第一比较器的输出端及所述第二比较器的输出端连接、用于为所述输出预偏置电压的预偏置电路。
优选地，所述预偏置电路包括第五PMOS、第六PMOS、第七PMOS、第八PMOS及第四恒流源，其中：
所述第五PMOS的源极与电源连接，所述第五PMOS的漏极分别与所述第五PMOS的栅极及所述第六PMOS的源极连接，所述第六PMOS的漏极分别与所述第六PMOS的栅极、所述第七PMOS的栅极、所述第八PMOS的栅极及所述第四恒流源的正端连接，所述第四恒流源的负端接地，所述第七 PMOS的源极与所述第一比较器的输出端连接，所述第七PMOS的漏极接地，所述第八PMOS的源极与所述第二比较器的输出端连接，所述第八PMOS的漏极接地。
为解决上述技术问题，本实用新型还提供了一种CMOS LDO，包括如上述所述的改善CMOS LDO负载响应特性的系统。
本实用新型提供了一种CMOS LDO及改善其负载响应特性的系统，包括控制模块及附加尾电流生成模块；控制模块的输入端分别与CMOS LDO中的 CMOS误差放大器的正相输入端及反相输入端连接，控制模块的输出端与附加尾电流生成模块的输入端连接，用于当正相输入端及反相输入端的差值不为零时，生成控制信号至附加尾电流生成模块；附加尾电流生成模块的输出端与CMOS误差放大器中输入对管的公共端连接，用于在接收到控制信号后，在输入对管的公共端生成附加的尾电流，以减小CMOS LDO的输出过冲，当控制信号消失后，附加的尾电流变为零。
具体地，因为CMOS LDO中的CMOS误差放大器的输入对管的输入的差值不为零时，CMOS LDO的输出会存在波动，且CMOS LDO的尾电流越小，波动越大，本申请中，当CMOS误差放大器的正相输入端及反相输入端的差值不为零时，生成控制信号，控制附加尾电流生成模块在输入对管的公共端生成附加的尾电流，从而使得CMOS LDO当前的动态工作电流增大了，进而减小甚至消除CMOS LDO的输出过冲，另外，当控制信号消失后，附加的尾电流也消失。综上，本申请中，不需要为了防止过冲而增大CMOS误差放大器的尾电流，通过增加动态的附加的尾电流即可实现CMOS LDO低静态工作电流的同时降低输出过冲，降低了CMOS LDO的功耗，提高了CMOS LDO的安全性能。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的CMOS LDO的结构示意图；
图2为本实用新型提供的一种改善CMOS LDO负载响应特性的系统的结构示意图；
图3为本实用新型提供的另一种改善CMOS LDO负载响应特性的系统的结构示意图；
图4为本实用新型提供的一种改善CMOS LDO负载响应特性的系统的工作原理图。
具体实施方式
本实用新型的核心是提供一种CMOS LDO及改善其负载响应特性的系统，不需要为了防止过冲而增大CMOS误差放大器的尾电流，通过增加动态的附加的尾电流即可实现CMOS LDO低静态工作电流的同时降低了输出过冲，降低了CMOS LDO的功耗，提高了CMOS LDO的安全性能。
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参照图2，图2为本实用新型提供的一种改善CMOS LDO负载响应特性的系统的结构示意图，应用于CMOS LDO，该系统包括控制模块1及附加尾电流生成模块2；
控制模块1的输入端分别与CMOS LDO中的CMOS误差放大器的正相输入端及反相输入端连接，控制模块1的输出端与附加尾电流生成模块2的输入端连接，用于当正相输入端及反相输入端的差值不为零时，生成控制信号至附加尾电流生成模块2；
附加尾电流生成模块2的输出端与CMOS误差放大器中输入对管的公共端连接，用于在接收到控制信号后，在输入对管的公共端生成附加的尾电流，以减小CMOS LDO的输出过冲，当控制信号消失后，附加的尾电流变为零。
具体地，考虑到当CMOS LDO的输出存在波动时，耦合到CMOS误差放大器的正相输入端及反相输入端的电压差值不为零，本申请提供的改善 CMOS LDO负载响应特性的系统中，控制模块1在检测到CMOS误差放大器的正相输入端及反相输入端的电压差值不为零时，生成控制信号，用来控制附加尾电流生成模块2生成附加的尾电流，该尾电流叠加在CMOS误差放大器的输入对管的公共端，增加了CMOS LDO的动态工作电流，此电流使得输出过冲存在时功率管的调整时间大大减小，极大地抑制了负载电流快速变化造成的输出过冲。当输出过冲消失后，CMOS误差放大器的正相输入端及反相输入端的电压差值变为零，此时控制模块1停止生成控制信号，当控制信号消失后，附加尾电流生成模块2也停止生成附加的尾电流。
可见，本申请中，增加的是CMOS LDO的动态尾电流，CMOS LDO的静态尾电流没有增加，从而使得CMOS LDO的静态工作电流没有增加，实现了在保证低静态工作电流的同时，降低CMOS LDO的输出过冲，降低了CMOS LDO的功耗，提高了CMOS LDO的安全性能。
本实用新型提供了一种CMOS LDO及改善其负载响应特性的系统，包括控制模块及附加尾电流生成模块；控制模块的输入端分别与CMOS LDO中的 CMOS误差放大器的正相输入端及反相输入端连接，控制模块的输出端与附加尾电流生成模块的输入端连接，用于当正相输入端及反相输入端的差值不为零时，生成控制信号至附加尾电流生成模块；附加尾电流生成模块的输出端与CMOS误差放大器中输入对管的公共端连接，用于在接收到控制信号后，在输入对管的公共端生成附加的尾电流，以减小CMOS LDO的输出过冲，当控制信号消失后，附加的尾电流变为零。
具体地，因为CMOS LDO中的CMOS误差放大器的输入对管的输入的差值不为零时，CMOS LDO的输出会存在波动，且CMOS LDO的尾电流越小，波动越大，本申请中，当CMOS误差放大器的正相输入端及反相输入端的差值不为零时，生成控制信号，控制附加尾电流生成模块在输入对管的公共端生成附加的尾电流，从而使得CMOS LDO当前的动态工作电流增大了，进而减小甚至消除CMOS LDO的输出过冲，另外，当控制信号消失后，附加的尾电流也消失。综上，本申请中，不需要为了防止过冲而增大CMOS误差放大器的尾电流，通过增加动态的附加的尾电流即可实现CMOS LDO低静态工作电流的同时降低了输出过冲，降低了CMOS LDO的功耗，提高了CMOS LDO的安全性能。
请参照图3，图3为本实用新型提供的另一种改善CMOS LDO负载响应特性的系统的结构示意图，在上述实施例的基础上：
作为一种优选地实施例，控制模块1包括第一比较器B1、第二比较器B2、第一PMOS M14、第二PMOS M13、第一恒流源I14及电源VIN，其中：
第一比较器B1的正相输入端及第二比较器B2的反相输入端均与CMOS 误差放大器的反相输入端连接，第一比较器B1的反相输入端及第二比较器 B2的正相输入端均与CMOS误差放大器的正相输入端连接，第一比较器B1 的输出端与第一PMOS M14的栅极连接，第二比较器B2的输出端与第二 PMOS M13的栅极连接，第一PMOS M14的源极及第二PMOS M13的源极均与第一恒流源I14的负端连接，第一恒流源I14的正端与电源VIN连接，第一PMOS M14的漏极与第二PMOS M13的漏极连接，其公共端作为控制模块 1的输出端。
具体地，这里的第一比较器B1的正相输入端和反相输入端、第二比较器 B2的正相输入端和反相输入端均作为控制模块1的输入端。
由于CMOS LDO的输出过冲包括正脉冲过冲和负脉冲过冲，本申请中，第一比较器B1用于负脉冲过冲检测，第二比较器B2用于正脉冲过冲检测。当CMOS误差放大器的输出不存在脉冲过冲时，第一比较器B1和第二比较器B2不响应，第一PMOS M14和第二PMOS M13均不导通；当CMOS误差放大器的输出出现正脉冲过冲或者负脉冲过冲时，相应地，第二比较器B2或者第一比较器B1会响应，并控制第二PMOS M13或者第一PMOS M14导通，此时第一恒流源I14提供较大电流，这里的电流作为控制信号输出至附加尾电流生成模块2。
需要说明的是，由于第一比较器B1和第二比较器B2消耗的电流很小，因此，整个电流的静态工作电流很小。
本申请中的控制模块1除了可以为上述实施方式，还可以为其他形式的实施方式，本实用新型在此不做特别的限定，根据实际情况来定。
作为一种优选地实施例，附加尾电流生成模块2包括放电单元、第一电容C3、稳压管DZ1、第一NMOS M12、源极电阻R3及镜像电流模块，其中：
放电单元的第一端分别与第一电容C3的第一端、稳压管DZ1的阴极及第一NMOS M12的栅极连接，其公共端作为附加尾电流生成模块2的输入端，放电单元的第二端及第一电容C3的第二端、稳压管DZ1的阳极均接地，第一NMOS M12的源极通过源极电阻R3接地，第一NMOS M12的漏极与镜像电流模块的输入端连接，镜像电流模块的输出端作为附加尾电流生成模块2 的输出端。
具体地，当第一恒流源I14提供较大电流时，第一电容C3会快速充电至稳压管DZ1的稳压值，同时，第一NMOS M12会导通，第一NMOS M12导通电流会作为镜像电流模块的输入电流，镜像电流模块的输出电流即为附加的尾电流，叠加在CMOS LDO的输入对管的公共端。
其中：
其中，Iaux为附加的尾电流，Vz为稳压管DZ1的稳压值，VGSN为第一NMOS M12的阈值电压，R为源极电阻。
在具体实际设计时，为进一步降低CMOS LDO的输出过冲，可以使Iaux≥ Itail(CMOS误差放大器中输入对管的公共端的尾电流)，此时功率输出PMOS 管M1的栅极充放电电流可表示为：
此电流远比稳态时的电流大得多，使得输出过冲存在时功率管的调整时间大大减小，极大地抑制了负载电流快速变化造成的输出过冲。
另外，附加尾电流生成模块2还包括放电单元，放电单元用于在过冲消失后，第一电容C3存储的电荷通过放电单元放电，使得加入误差放大器的附加的尾电流也相应地消失。
作为一种优选地实施例，放电单元为第二恒流源I13或者电阻，其中，第二恒流源I13的正端作为放电单元的第一端，第二恒流源I13的负端作为放电单元的第二端。
具体地，这里的放电单元可以为电阻，具有成本低的优点。
或者，这里的放电单元可以为第二恒流源I13，第一电容C3经过微小电流缓慢地放电，以防止自激的发生，提高了系统的安全性能。
作为一种优选地实施例，镜像电流模块包括第一电流镜和第二电流镜，第一电流镜包括第三PMOS M11及第四PMOS M10，第二电流镜包括第二 NMOS M9及第三NMOS M8，其中：
第三PMOS M11的漏极作为镜像电流模块的输入端，第三PMOS M11的栅极分别与第三PMOS M11的漏极及第四PMOS M10的栅极连接，第三 PMOS M11的源极与第四PMOS M10的源极连接，其公共端接电源VIN，第四PMOS M10的漏极与第二NMOS M9的漏极连接，第二NMOS M9的栅极分别与第二NMOS M9的漏极及第三NMOS M8的栅极连接，第二NMOS M9 的源极及第三NMOS M8的源极接地，第三NMOS M8的漏极作为镜像电流模块的输出端。
可以理解的是，镜像电流模块除了可以为上述实施方式，还可以为其他类型的实施方式，本实用新型在此不做特别的限定，根据实际情况来定。
作为一种优选地实施例，镜像电流模块还包括正端与第一电流镜的输入端连接、负端接地的第三恒流源I12。
具体地，这里的第三恒流源I12起到预偏置的作用，当第一NMOS M12 的栅极电压达到VGSN时，镜像电流模块会快速生成附加的尾电流，提高了系统的响应速度。
作为一种优选地实施例，第一比较器B1和第二比较器B2均为输入端设置有预设失调电压的比较器。
为了避免系统频繁响应，产生误判，提高系统的安全性和可靠性，本申请中，第一比较器B1和第二比较器B2均为输入端设置有预设失调电压的比较器，也即当CMOS LDO处于稳态或者输出微小波动时，由于第一比较器 B1和第二比较器B2存在系统失调的原因，第一比较器B1和第二比较器B2 均不响应，此时第一PMOS M14和第二PMOS M13均不导通，因此，第一 NMOS M12的栅电位为0，无附加的尾电流提供给CMOS LDO(由于预偏置电路第三恒流源I12的存在，Iaux存在微小电流，此处可以忽略)。
作为一种优选地实施例，该系统还包括分别与第一比较器B1的输出端及第二比较器B2的输出端连接、用于为输出预偏置电压的预偏置电路。
为了进一步提高系统的响应速度以快速抑制输出过冲，本申请还在第一比较器B1的输出端及第二比较器B2的输出端设置了预偏置电路，使得第一 PMOS M14和第二PMOS M13都工作在亚阈值区，一旦CMOS LDO的输出过冲大于比较器的失调电压，比较器响应，第一PMOS M14或者第二PMOS M13便会快速充分导通。
作为一种优选地实施例，预偏置电路包括第五PMOS M18、第六PMOS M17、第七PMOS M16、第八PMOS M15及第四恒流源I11，其中：
第五PMOS M18的源极与电源VIN连接，第五PMOS M18的漏极分别与第五PMOS M18的栅极及第六PMOS M17的源极连接，第六PMOS M17 的漏极分别与第六PMOS M17的栅极、第七PMOS M16的栅极、第八PMOS M15的栅极及第四恒流源I11的正端连接，第四恒流源I11的负端接地，第七 PMOS M16的源极与第一比较器B1的输出端连接，第七PMOS M16的漏极接地，第八PMOS M15的源极与第二比较器B2的输出端连接，第八PMOS M15的漏极接地。
当然，这里的预偏置电路除了可以为上述设置，还可以为其他设置方式，本实用新型在此不做特别的限定，根据实际情况来定。
请参照图4，图4为本实用新型提供的一种改善CMOS LDO负载响应特性的系统的工作原理图。
负载电流快速变化在输出产生过冲并经前置反馈电容C2耦合到VFB节点，出现在VFB节点的过冲超出第一比较器B1或者第二比较器B2的系统失调VOS时，第一比较器B1或者第二比较器B2响应将第一NMOS M12的栅极充电到VZ，附加的尾电流IAUX建立，输出的过冲被极大地抑制。VFB节点过冲小于比较器系统失调时，微小的第二恒流源I13对第一NMOS M12的栅极缓慢放电，当栅极电位放电到VGSN时，附加的尾电流也相应减小为0。
本实用新型还提供了一种CMOS LDO，包括如上述所述的改善CMOS LDO负载响应特性的系统。
对于本实用新型提供的CMOS LDO中改善CMOS LDO负载响应特性的系统的介绍请参照上述实施例，本实用新型在此不再赘述。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其他实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。