USBC型电缆上的电压降补偿的方法及对应的电路与流程

本申请要求2017年09月04日提交的法国专利申请no.1758133的优先权，该申请通过引用并入本文。

实施例涉及电缆上的电压降补偿的方法及对应的电路。

背景技术：

usbc型(usbtype-c)电缆通常被设计成被耦合在所谓的usbc型‘源’设备和所谓的usbc型‘接收器’设备之间，并在两者之间建立电源和通信线路。

理论上，usbc型器件使得实现高达10gb/s的比特率以及经由以缩写‘vbus’为本领域技术人员所知的电源引脚递送高达100w

(其中最大电压为20v，最大电流为5a)的功率成为可能。

usbc型电缆中存在的这种5a的高电流通常导致大的电压降。结果，降低了在usbc型接收器设备的vbus引脚上接收的有效电压。

在一些情况下，例如，当使用长、低质量的usbc型电缆时，这种降低的有效电压甚至可能位于如在usb3.1c型标准中定义的可接受范围之外。

在usbc型源设备中实施的常规的控制器被配置成检测耦合的电缆上的电压降并重新调整在vbus引脚上递送的参考电压，以便补偿这些电压降。

然而，对于这种常规的控制器而言，这通常需要硅片上的复杂的实施方式，因为通常需要模数转换器(adc)和专用有限状态机(fsm)来重新计算在vbus引脚上递送的这些参考电压，从而导致增加了硅上占用的面积。

此外，在usbc型源设备中实施的这种控制器被配置成连续操作。在这种情况下，即使电缆没有提供电流，该控制器，特别是专用于补偿连接的电缆上的电压降的电路也始终可操作。

因此，常规的控制器在性能或功耗方面效率不高，特别是在没有负载或连接负载很小的情况下。

技术实现要素：

发明的实施方式和实施例涉及通用串行总线(usb)设备，在具体的实施例中涉及与usb3.1标准(以名称c型而为本领域技术人员所知)兼容的通用串行总线，并且更具体地涉及链接两个usbc型设备的usbc型电缆上的电压降的补偿。在该上下文中，usbc型设备是在最初提交本专利时有效的与usbc型标准兼容的任何设备。这同样适用于本文提到的其他标准。

根据一种实施方式和实施例，低复杂度的技术解决方案使得能够快速补偿usbc型电缆上的电压降，并且对硅上的实施方式的面积和功耗影响很小，而无需模数转换器或有限状态机。

根据一个方面，一种方法可以补偿连接在usbc型源设备和usbc型接收器设备之间的usbc型电缆上的电压降。该方法包括检测电缆的连接的阶段，该阶段包括：由源设备在源设备的通道配置引脚上递送偏移电流，以便将源设备的通道配置引脚上的电压增加到选择的参考电压并且在源设备中存储该偏移电流。在检测阶段结束时的充电阶段包括：由源设备吸收源自源设备的通道配置引脚的吸收电流，吸收电流取决于存储的偏移电流和电压降，并且由源设备在源设备的电源引脚上生成在容差内等于增加了电压降的参考电源电压的补偿电源电压。

这种方法有利地使得可以通过调节源设备的通道配置引脚(以代表配置通道的缩写“cc”为本领域技术人员所知)上的电压来生成补偿的电源电压，而不是直接检测电缆上的电压降。

有利地，这种方法仅在usbc型电缆被连接时的检测阶段中启动。在检测阶段中执行源设备的通道配置引脚上的电压的调节，也就是说在距离电缆连接的大约100ms到150ms的时间段中执行。

仅在usbc型接收器设备的充电阶段中进行补偿电源电压的生成。因此，这导致对usbc型源设备的功耗的非常小的影响。

可以例如从由usb3.1c型标准定义的一组参考值和容差中选择所选择的参考电压。

具体地，usb3.1c型标准提供信息性电流，以连续地流过源设备的通道配置引脚，以便指示usbc型源设备能够递送的最大电流。

例如，如果源设备能够提供高达3a的电流，则将330μa的信息性电流递送到源设备的通道配置引脚。

usbc型接收器设备通过具有5.1kohm+/-10％的电阻的下拉电阻器来接收该信息性电流。

作为指示，如果考虑信息性电流的5％的容差和接收器设备的下拉电阻的10％的容差，源设备的通道配置引脚上的估计的电压可以在1.44v和1.94v之间变化。

应当注意，如在usb3.1c型标准中定义的，用于检测这种电缆的允许电压范围1.31v和2.04v之间。换句话说，如果usbc型源设备的通道配置引脚上存在的电压在此范围内，则认为检测到usbc型接收器设备。

考虑到信息性电流的容差和下拉电阻的容差，由于估计的最大电压(即1.94v)与允许的最大电压(即usb3.1标准中定义的2.04v)之间存在余量，因此可以将源设备的通道配置引脚上存在的电压增加到允许的最大电压，即2.04v。当然，也可以将电流电压增加到另一个电压，例如在1.94v和2.04v之间。

根据一种实施方式，偏移电流从至少一个阶跃电流和一个辅助电流的总和而被递增地获得，辅助电流的值低于至少一个阶跃电流的值。

根据另一实施方式，生成补偿电源电压包括由源设备从吸收电流生成流过补偿电阻器的补偿电流，以便获得电压降，并且将电压降和参考电源电压相加。

例如，吸收电流和补偿电流的值可以相等。

根据又一实施方式，补偿电阻器的值是接收器设备的下拉电阻器的值的两倍。

例如，容差可以等于补偿电阻乘以辅助电流。

根据另一方面，用于usbc型源设备的电子电路可用于补偿连接在源设备和usbc型接收器设备之间的usbc型电缆上的电压降。该电路包括调节器，调节器被配置成在检测电缆的连接的阶段中，在源设备的通道配置引脚上递送偏移电流，以便将源设备的通道配置引脚上的电压增加到选择的参考电压并存储该偏移电流。处理器，被配置成在检测阶段结束时的充电阶段，吸收源自源设备的通道配置引脚的吸收电流(吸收电流取决于存储的偏移电流和电压降)，并且在源设备的电源引脚上生成补偿电源电压，该补偿电源电压在容差内等于增加了电压降的参考电源电压。

用于补偿电缆上的电压降的这种电子电路不包括任何模数转换器，也不包括有限状态机。这有利地不仅导致电子电路的功耗上的降低，而且还导致硅上占据面积的减小。

作为非限制性示例，从usb3.1c型标准定义的一组参考值和容差中选择所选择的参考电压。

根据一个实施例，调节器被配置成从至少一个阶跃电流和一个辅助电流的总和获得偏移电流，辅助电流的值低于至少一个阶跃电流的值。

根据另一实施例，调节器包括调节级(包括被配置成生成选择的参考电压的参考电压源)以及误差放大器(接收选择的参考电压并被配置成将源设备的通道配置引脚上的电压增加到选择的参考电压)，输出级包括至少n个输出模块，它们并联耦合在误差放大器和源设备的通道配置引脚之间，并且每个输出模块能够向源设备的通道配置引脚递送阶跃电流或辅助电流，辅助电流的值低于阶跃电流的值。n个阶跃电流的总和大于或等于偏移电流。

根据又一实施例，处理器包括：开关级，其被配置成在检测阶段中处于关断状态并且在充电阶段处于导通状态、吸收级，其被耦合到开关级并且被配置成吸收吸收电流，以及补偿级，其被耦合到吸收级并且被配置成从吸收电流生成流过补偿电阻器的补偿电流，并且在源设备的电源引脚上生成补偿的电源电压。

根据又一实施例，吸收级和补偿级均包括被配置成限制吸收电流的可编程电流源。

作为非限制性指示，吸收级和补偿级可以例如被配置成使吸收电流的值和补偿电流的值相等。

根据另一实施例，补偿电阻器的值是接收器设备的下拉电阻器的值的两倍。

例如，容差可以等于补偿电阻乘以辅助电流。

例如，电子电路可以以集成方式形成。

根据另一方面，提出了一种包括如上文所限定的电路的usbc型引脚控制器。

根据另一方面，提出了一种包括如上文所限定的至少一个控制器的usbc型源设备。

根据又一方面，提出了一种包括至少一个如上文所限定的设备的电子设备，诸如蜂窝移动电话、平板电脑或膝上型计算机。

附图说明

图1至图10示意性地图示了本发明的实施方式和实施例。

具体实施方式

图1图示了电子设备1，在这种情况下例如是台式或膝上型计算机1，包括至少一个usbc型源设备2，其能够通过usbc型电缆3对usbc型接收器设备4(在这种情况下，例如蜂窝移动电话)充电。

为简单起见，这里仅示出了电子设备1的一个源设备2。

如图2中所示，源设备2和接收器设备4均包括母型连接器5，母型连接器5包括两个通道配置引脚cc1和cc2、四个电源电压引脚vbus和四个接地引脚gnd。

如在usb3.1c型标准中所定义的，上述相同类型的所有引脚关于连接器5的中心对称，使得连接器5不具有插入方向。

usbc型电缆3包括两个公型电缆连接器6(图3)，每个电缆连接器6包含电缆3的通道配置引脚cc，其被设计成耦合到以下之一：源设备2的或接收器设备4的两个通道配置引脚cc1或cc2中、四个电源引脚vbus和四个接地引脚gnd。

当源设备2和接收器设备4经由电缆3链接时，这些电源电压引脚vbus和接地引脚gnd分别链接到源设备2和接收器设备4的对应的引脚。

现在参考图4，以便高度示意性地示出经由电缆3的源设备2和接收器设备4之间的耦合的实例。

在这种情况下，源设备2包括分别耦合到源设备2的引脚vbus、cc1、cc2和gnd的usbc型引脚控制器7。

在这种情况下，接收器设备4包括耦合在通道配置引脚(在这种情况下，例如引脚cc2和接地引脚gnd)与耦合在电源电压引脚vbus和接地引脚gnd之间的负载chg(例如待充电的电池)之间的下拉电阻器rd。

电缆3的引脚vbus、cc、gnd分别耦合到源设备2的对应的引脚和接收器设备4的对应的引脚。电缆3的引脚cc例如分别耦合到源设备2的引脚cc1以及耦合到接收器设备4的引脚cc2。

此外，如图4中所示，电缆3具有在其引脚vbus之间的电缆电阻r_cab以及在其引脚gnd之间的另一电缆电阻r_cab。

当经由电缆3在源设备2和接收器设备4之间建立连接并且源设备2开始对接收器设备4充电时，参考电源电压vbus_ref被递送到源设备2的引脚vbus。充电电流i_chg通过电缆电阻r_cab在源设备2的电源引脚vbus和接收器设备4之间流动。

为了补偿由于电缆电阻r_cab的存在引起的电缆3上的电压降vdrop，控制器7还包括为此目的而提供的电子电路8。

根据一个实施例，如图5中所示，电路8包括调节器9和处理器10。

在检测电缆3的连接的阶段pd中，调节器9被配置成在源设备2的通道配置引脚cc1上递送偏移电流ios。以这种方式，引脚cc1上的电压vcc增加到选择的参考电压vrefi。

调节器9还被配置成存储该偏移电流ios。

在检测阶段pd结束时的充电阶段pc中，处理器10被配置成吸收源自源设备2的通道配置引脚cc1的吸收电流ia。吸收电流ia取决于存储的偏移电流ios和电压降vdrop。

处理器10还被配置成在源设备2的电源引脚vbus上，生成补偿电源电压vbus_comp，该补偿电源电压在容差内等于增加了电压降vdrop的参考电源电压vbus_ref。

现在仍将参考图5给出并入到源设备2中的电子电路8的内部结构的示例的更详细描述。

调节器9被耦合到通道配置引脚cc1和引脚cc2，在这种情况下例如被耦合到引脚cc1，并且包括调节级11，调节级11包括参考电压源12、误差放大器13和输出级14。

参考电压源12被耦合到地gnd并且被配置成提供选择的参考电压vrefi。

误差放大器13具有耦合到参考电压源12的正输入e+、耦合到源设备2的引脚cc1的负输入e-、耦合到输出级14的输入的第一输出s1，以及耦合到处理器10的第二输出s2。

输出级14具有耦合到源设备2的引脚cc1的输出。

输出级14被配置成在引脚cc1上递送偏移电流ios，以便将引脚cc1上的电压vcc增加到参考电压vrefi并且存储该偏移电流ios。

应当注意，电压vrefi的选择考虑了usb3.1c型标准(500ma、1.5a和3a)定义的额定电流之一以及电流源和接收器设备4的下拉电阻器rd上的容差。换句话说，该电压vrefi在最大估计值(取决于实施方式)和usb3.1c型标准允许的最大值之间。

处理器10被耦合到调节器9并且旨在将补偿电缆3上的电压降vdrop的补偿电源电压vbus_comp递送到源设备2的引脚vbus。

处理器10包括开关级15、吸收级16和补偿级17。

开关级15耦合在误差放大器13的第二输出s2与吸收级16之间，并且旨在使处理器10仅在检测电缆3的连接的阶段pd结束时的充电阶段pc中操作。

吸收级16耦合在开关级15和补偿级17之间，并且被配置成吸收源自引脚cc1的吸收电流ia。

补偿级17旨在经由控制器7的数模转换器cna接收由控制器7的数字有限状态机fsm递送的参考电源电压vbus_ref，并且被配置成将吸收电流ia变换成补偿电流icomp并且生成等于电缆3上的电压降vdrop和参考电源电压vbus_ref之和的补偿电源电压vbus_comp。

应当注意，上述状态机fsm和转换器cna通常用在常规的usbc型控制器中。

此外，如usb3.1标准中所定义的，并且如图5中所示，源设备2还包括电流源18，其被配置成在引脚cc1上递送信息性电流i_cc0，以便向经由电缆3连接的接收器设备4通知源设备2在引脚vbus上的当前供电能力。

例如，如果信息性电流i_cc0是大约330μa，则表示源设备2能够提供3a的最大电流。

该信息性电流i_cc0通过电阻器rd在接收器设备4(图4)内被恢复，并且由源设备2提供的最大电流的值经由跨电阻器rd施加的电压vrd(图4)而被确定。

现在参考图6，以便更详细地图示调节级9的误差放大器13的示例性实施例。

误差放大器13包括差分对mos晶体管tp1和tp2。

晶体管tp1的栅极形成误差放大器13的正输入e+，并且耦合到下面描述的参考电压源12。例如，可以从0.2v和2.04v之间的3个参考电压v_ref1、v_ref2、v_ref3中选择参考电压，该参考电压可以分别等于例如0.5v、1.1v和2v。

晶体管tp2的栅极形成误差放大器13的负输入e-并且以这样的方式耦合到源设备2的通道配置引脚cc1，使得逆向地接收存在于引脚cc1处的电压。

误差放大器13还包括第一电流源srcc1，其本身是已知的并且被配置成提供电流i_ref。nmos型的第一电流镜mcn1被耦合到第一电流源srcc1并且被配置成再生电流i_ref。pmos型的第一电流镜mcp1被耦合到nmos型的第一电流镜mcn1并被耦合到差分对tp1和tp2，并且被配置成具有电流传输比m以及利用电流m*i_ref偏置差分对tp1和tp2。pmos型的第二电流镜mcp2分别耦合到nmos型的第二和第三电流镜mcn2和mcn3，它们自身分别耦合到晶体管tp1和tp2的漏极。第一输出块bs1耦合到第二输出s2，第二输出块s2旨在耦合到处理器10。第二输出块bs2耦合到第一输出模块ms1和第一输出s1，第一输出s1旨在耦合到输出级14。

第一输出模块ms1和第二输出块bs2分别耦合到pmos型的第一和第二电流镜mcp1和mcp2。

通过将参考电压vrefi(i＝1、2或3)施加到晶体管tp1的栅极并且将源设备2的引脚cc1处的当前电压施加到晶体管tp2的栅极，获得流过晶体管tp1的第一电流i1以及流过晶体管tp2的第二电流i2。

由于第一电流镜mcp1的存在，第一和第二电流i1和i2之和等于m*i_ref。

通过类比，由于存在具有等于1的电流传输比的pmos型的第二电流镜mcp2以及具有电流传输比n的nmos型的第二和第三电流镜mcn2和mcn3，第一和第二电流i1和i2之间的差δi生成等于n*(i2-i1)＝n*δi的第三电流i3，并且当第二电流i2大于第一电流i1时，第三电流i3流到第一和第二输出块bs1和bs2之间的节点nd，或者，当第一电流i1大于第二电流i2时，从节点nd流出。

第一输出块bs1包括nmos型的第四电流镜mcn4，第四电流镜mcn4经由第三pmos晶体管tp3耦合到电源电压vdd，第三pmos晶体管tp3的栅极耦合到pmos型的第一电流镜mcp1的晶体管的栅极和pmos型的第四晶体管tp4，第四晶体管tp4的栅极耦合到其源极和第二输出s2。

第二输出块bs2包括pmos型的第三电流镜mcp3，第三电流镜mcp3经由nmos型的第一晶体管tn1耦合到地gnd，并且耦合到nmos型的第二晶体管tn2，该第一晶体管tn1的栅极和漏极彼此耦合，第二晶体管tn2的栅极耦合到其漏极和第一输出s1。

应当注意，第三和第四电流镜mcp3和mcn4被配置成偏置第二晶体管tn2，并且根据参考电流i_ref的值来选择传输比m和n，以便生成流过第二晶体管tn2并等于电流n*δi的第四电流i4。

现在参考图7和图8，以便示意性地示出输出级14的示例性实施例。

n个输出模块msi并联耦合在误差放大器13的第一输出s1和源设备2的引脚cc1之间。

每个输出模块msi接收施加到第一电流镜mcp1的pmos晶体管的栅极的电压vgmcp1、第一控制信号sc1、第二控制信号sc2(其值与第一控制信号sc1的值互补)，以及施加到nmos型的第二晶体管tn2的栅极的电压vtn2。

应当注意，在检测阶段pd中，第一控制信号sc1处于低水平状态而第二控制信号sc2处于高水平状态，而在充电阶段pc中，第一控制信号sc1处于高水平状态并且第二控制信号sc2处于低水平状态。

每个输出模块msi能够在其输出处递送等于阶跃电流istep的最大电流。

为了确保在输出级14的输出处递送的补偿电流ios足够大以经由电缆3将源设备2的引脚cc1上的电压vcc增加到选择的参考电压vrefi，输出模块的数量n必须满足以下关系：

rd*(i_cc0+n*istep)≥vrefi＝i_cc0*rd+ios*rd

因此，可以从中推断出n必须满足这种关系：

n*istep≥ios

图8示意性地图示了输出级14的输出模块msi的示例性实施例。

输出模块msi包括电流比较器块bcc，电流比较器块bcc包括nmos型的第一输出晶体管tsn1和第二输出晶体管tsn2，它们串联耦合在第二电流源srcc2之间，该第一第二电流源srcc2递送等于i*k*i_ref的参考电流，其中i是1和n之间的整数并且k∈[0，1]。

第一晶体管tsn1的栅极旨在接收第二控制信号sc2，并且第二晶体管tsn2的栅极耦合到第二晶体管tn2的栅极，以便形成nmos型的电流镜。

在检测阶段pd期间，第二控制信号sc2处于高水平状态，并且输入电流ie流过第二晶体管tsn2。

输出模块msi还包括调制块bmod，调制块bmod包括pmos型的第一输出晶体管tsp1和第二输出晶体管tsp2，它们串联耦合在电源电压vdd与输出模块msi的输出sms之间。

第一晶体管tsp1的栅极耦合到电压vgmcp1，并且第二晶体管tsp2的栅极耦合到第一晶体管tsn1的漏极。

当i4>>i*k*i_ref时，电流ie等于对应的参考电流i*k*i_ref，并且第二晶体管tsp2的栅极经由第一和第二晶体管tsn1和tsn2链接到地gnd。

因此，第二晶体管tsp2处于导通状态，以便递送等于阶跃电流istep的调制电流imod。

当i4<<i*k*i_ref时，电流ie等于电流i4。在这种情况下，第二晶体管tsp2的栅极处于电压vdd并递送零电流。

当i4接近i*k*i_ref时，也就是说i4＝i*k*i_ref±ε时，第二晶体管tsp2变为增益级，并且递送大于零但小于阶梯电流istep的辅助电流is。该操作区对应于由第二电流源srcc2递送的电流的调制，这取决于跨第二电流源srcc2的端子的电压。

应当注意，所有的调制电流imod和辅助电流is被递送到引脚cc1，以便将引脚cc1处的电压增加到选择的参考电压vrefi。

如上所述，当引脚cc1上的电压vcc2不等于选择的参考电压vrefi、并且输入电流ie由电流i4控制时，电流i4与电流n*δi成比例。

在(p+1)*i_ref>i4>p*i_ref的情况下，p是环路调节时的有效模块的数量。因此，p个输出模块ms1至msp被激活以便递送电流istep，第(p+1)个输出模块ms(p+1)递送辅助电流is，使得ios＝p*istep+is，并且模块ms(p+2)、ms(p+3)、...ms(n)递送零电流。

每个输出模块msi还包括存储块bm，存储块bm包括经由反相晶体管tinvi耦合在电压vdd和地gnd之间的常规的反相器invi。

当第一控制信号sc1处于低水平状态时，电路8在检测阶段pd中操作，并且p+1个输出模块ms1至ms(p+1)被激活。n个输出模块msi中的每一个的晶体管tsp2的栅极的状态由对应的存储块bm存储。

当第一控制信号sc1处于高水平状态时，电路8在充电阶段pc中操作，并且电流比较器块bcc处于关闭状态。第二晶体管tsp2的栅极经由存储块bm耦合到地gnd。

在充电阶段pc中，输出级14通过已经在检测阶段pd中被激活的p个输出模块ms1至msp递送源设备2的引脚cc1上的电流p*istep。

现在参考图9，以便更详细地示意性地图示处理器10的示例性实施例。

在这种情况下，处理器10的开关级15包括例如pmos型输入晶体管tep(其栅极耦合到第二输出s2(图6))、nmos型开关晶体管tcn、以及增益阻抗zg(其串联耦合在电压vdd和地gnd之间)。

开关晶体管tcn的栅极由第二控制信号sc2控制。当第二控制信号sc2处于低水平状态时，电路8处于充电阶段pc，并且开关级15处于导通状态。

在这种情况下，晶体管tep和阻抗zg作为由第二控制信号sc2控制的共源增益级操作。

吸收级16包括nmos型的推挽晶体管ttn和可编程电流源scp。

晶体管ttn的栅极耦合在开关晶体管tcn和阻抗zg之间，漏极耦合到源设备2的引脚cc1，并且源极耦合到可编程电流源scp。

该电流源由施加到第一电流镜mcn1的晶体管的栅极的电压vgmcn1控制。

可编程电流源scp包括例如在晶体管ttn的源极和地gnd之间并联耦合的3个nmos型的晶体管，以及提供有电压vgmcn1并由选择信号ss控制的常规的选择块。

晶体管ttn被配置成吸收源自源设备2的引脚cc1的吸收电流ia(“灌(sink)电流”)，并且可编程电流源scp被配置成限制该吸收电流ia的幅值，以便避免可能的过度补偿，例如在电缆损坏的情况下。

由此，在充电阶段pc中，经由接收器设备2的引脚cc2流过下拉电阻器rd的电流icc等于：

icc＝i_cc0+p*istep-ia

在检测阶段pd中，调节器9将选择的参考电压vrefi施加在源设备2的引脚cc1上。

因此，源设备2的引脚cc1处存在的电压是：

vcc＝vrefi＝vrd+r_cab*i_chg

其中i_chg表示流过如图4所示的接收器设备4的负载chg的电流。

给定

vrd＝rd*icc＝rd*(icc0+p*istep-ia)；以及

rd*(icc0+p*istep)＝vrefi–rd*is

因此可以从中推断出：

ia＝r_cab*i_chg/rd-is。

补偿级17在其输入处接收推挽晶体管ttn的栅极电压vgttn、电压vgmcn1和参考电源电压vbus_ref，并且被配置成将吸收电流ia变换为补偿电流icomp，并取决于补偿电流icomp和参考电源电压vbus_ref而生成补偿电源电压vbus_comp。

现在参考图10，以便更详细地示意性地图示补偿级17的示例性实施例。

在补偿级17内，是推挽晶体管ttn_copy和与吸收级16的可编程电流源相同的可编程电流源scp_copy。

晶体管ttn_copy与吸收级16的晶体管相同。其源极耦合到可编程电流源scp_copy，并且其栅极耦合到栅极电压vgttn。因此，流过拉晶体管ttn_copy的电流ia_copy等于吸收电流ia。

补偿级17还包括补偿电流镜mcc，其本身是已知的，并且被配置成生成具有与吸收电流ia的幅值相同且方向相反的补偿电流icomp。

通过接收源自源设备2的数模转换器cna(图5)的电压vbus_ref，补偿电流icomp流过补偿电阻器rcomp。

由此，补偿电源电压vbus_comp等于参考电源电压vbus_ref和流过补偿电阻器rcomp的电压vcomp之和。

因此，给定

vbus_comp＝vbus_ref+rcomp*icomp

由于电流icomp等于吸收电流ia

ia＝r_cab*i_chg/rd-is，

因此可以得到

vbus_comp＝vbus_ref+rcomp*(r_cab*i_chg)/rd-rcomp*is。

如果rcomp*is≤10mv，则该项可以忽略不计并被视为容差。

因此得到：

vbus_comp＝vbus_ref+rcomp*(r_cab*i_chg)/rd。

已知电缆3上的电压降vdrop等于：

vdrop＝2*r_cab*i_chg，

然后得到

vbus_comp＝vbus_ref+rcomp*vdrop/(2*rd)。

在电阻器rcomp的值被配置成等于电阻rd的两倍的情况下，这里例如rcomp＝2*5.1kohm，电缆3上的电压降vdrop在容差(即rcomp*is)内被补偿到新的补偿电源电压vbus_comp中。