一种应用于计算机网络工程施工的数据采集系统的制作方法

本实用新型涉及网络工程领域，具体的说，是一种应用于计算机网络工程施工的数据采集系统。

背景技术：

随着信息时代的加速到来，人们对互联网的依赖越来越强，网络已经成为人们生活中不可缺少的一部分，尤其是计算机技术和通信技术相结合所行程的信息基础设施已经称谓反应信息社会特征的最重要的基础设施，随着计算机网络技术的飞速发展，尤其是计算机网络的应用越来越广泛，在带来了前所未有的海量信息的同时，网络数据信息的采集也逐渐普及在各个角落，计算机网络的实用性变得越来越重要，已经被信息社会的各个领域所重视。

计算机网络工程是计算机技术与互联网技术的结合，要求工作人员具有高素质的计算机技术和互联网技术，但由于我国的计算机技术发展起步较晚，导致了我国计算机网络工程的技术不成熟，计算机网络工程中也并没有实现较为大的突破，在技术上也很少有自主研发，而计算机技术的不成熟必然导致了计算机网络工程技术的不成熟，数据采集系统是计算机网络工程技术中的重要部分，主要是计算机网络工程采集数据现场的模拟信号与上位机之间的传输接口，负责采集现场连续变化的被测信号，并将其传输至在网络计算机中显示, 而当控制系统在进行复杂的数据采集时，时有出现数据采集不稳定，影响控制系统的后续数据处理，现有针对复杂的数据采集系统功耗较大、体积较大且成本较高，因此需要一种针对复杂的采集数据高效的处理系统。

技术实现要素：

本实用新型的目的在于提供一种应用于计算机网络工程施工的数据采集系统，采用具有低功耗、高处理速度的CPLD处理器对采集数据进行实施高效的处理。

本实用新型通过下述技术方案实现：一种应用于计算机网络工程施工的数据采集系统，包括CPLD处理器、采集装置和定时器电路，所述定时器电路与 CPLD处理器相互连接，所述采集装置连接有放大电路，所述CPLD处理器连接有缓冲寄存器，所述放大电路连接有光电隔离器，所述光电隔离器连接CPLD 处理器，所述缓冲寄存器与定时器电路连接。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述定时器电路连接有时钟电路，所述CPLD处理器还连接有比较器，所述缓冲寄存器和比较器均连接有连接端口。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述放大电路连接有参考电压，所述放大电路还通过A/D转换器连接光电隔离器。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述A/D转换电路中包括模拟信号采样电路和A/D转换器。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述定时器电路连接CPLD处理器完成对A/D转换电路的时钟信号提供，所述缓冲寄存器通过连接端口接收PC机的控制信号传输至定时器电路。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述连接端口连接有PC机，一方面经过采集的数据可以实时在PC机中显示，同时PC机也可控制采集系统进行更加有效的采集。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述CPLD 处理器优选的采用XC9572控制器件，具有较强的处理机制，且成本低、体积较小。

本实用新型与现有技术相比，具有以下优点及有益效果：

本实用新型利用CPLD处理器、PC机和定时器电路,设计了集数据采集、数据处理和网络远程传输为一体的数据采集处理系统,使系统能够完成数据的采集和对采集数据的高速实存储、处理、分析、显示和网络远程传输的功能，具有抗干扰能力强,数据处理量大,运算速度快的特点，且操作灵活,使用范围广, 便于数据的查询和查看，具有很强的实用性。

本实用新型基于具有较强处理能力、低功耗的小体积CPLD处理器，对采集数据信号进行高稳定性处理分析，可广泛的应用于安防技术、工业控制等各个领域。

附图说明

图1为本实用新型的结构示意图。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例1：

一种应用于计算机网络工程施工的数据采集系统，包括CPLD处理器、采集装置和定时器电路，所述定时器电路与CPLD处理器相互连接，所述采集装置连接有放大电路，所述CPLD处理器连接有缓冲寄存器，所述放大电路连接有光电隔离器，所述光电隔离器连接CPLD处理器，所述缓冲寄存器与定时器电路连接，所述采集装置采集的数据信号经过放大电路处理，由A/D转换电路对其进行A/D转换和模拟信号采样，定时器电路同时对A/D转换电路提供时钟信号，所述放大电路连接有参考电压，参考电压为放大电路提供恒定不变的电压参数，以保证放大电路的正常运行；所述放大电路还通过A/D转换电路连接光电隔离器，经过A/D转换的输入数据信息传输光电隔离器与输出数据信号进行光电隔离处理，传输至CPLD处理器对数据信号进行控制处理，经缓冲寄存器和连接端口在PC机上显示。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述定时器电路连接有时钟电路，所述CPLD处理器还连接有比较器，所述缓冲寄存器和比较器均连接有连接端口，其中时钟电路对定时器电路提供输入时钟，定时器电路的输出信号直接传输至CPLD处理器，经过处理后将控制输入信号传输至 A/D转换电路使用，PC机输出的控制信号经过连接端口传输至定时器电路， CPLD处理器也同时给定时器电路提供相应的控制信号；比较器则与CPLD处理器连接作为信号发生器对输出信号进行选择处理。

实施例2：

本实施例是在上述实施例的基础上进一步优化，如图1所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：所述A/D转换器中包括模拟信号采样电路和A/D转换器，所述模拟信号采样电路通过模拟信号采样开关采集模拟信号，由CPLD处理器传输进的选择信号选择模拟输入通道，选择到的模拟输入传输通道将模拟信号传输至A/D转换器进行A/D转换。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述定时器电路连接CPLD处理器完成对A/D转换电路的时钟信号提供，所述缓冲寄存器通过连接端口接收PC机的控制信号传输给定时器电路。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述定时器电路连接CPLD处理器完成对A/D转换电路的时钟信号提供，所述缓冲寄存器通过连接端口接收PC机的控制信号；所述连接端口连接有PC机，一方面经过采集的数据可以实时在PC机中显示，同时PC机也可控制采集系统进行更加有效的采集。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。