1.一种基于fpga的多通道信号发生器输出波形同步的系统，其特征在于，该系统包括，
fpga芯片，用于利用fpga芯片的可编程性对源波形数据进行更改，使得输出幅度近似理想幅值；
上位机，用于通过fpga芯片发送控制数据的指令和数据到fpga芯片，fpga芯片根据指令对波形数据进行控制，并对输出的数据进行变换，达到输出的波形幅度近似理论输出的实际值；同时通过上位机配置增益系数和偏移系数；
dac芯片，用于将fpga芯片输出的数字量转化为模拟信号并输出。
2.根据权利要求1所述的基于fpga的多通道信号发生器输出波形同步的系统，其特征在于，所述fpga芯片内设置有输出校准模块，输出校准模块包括，
pcie接口,用于连接上位机，上位机通过该接口发送控制数据的cmd指令给fpga芯片；
ddr接口，用于连接上位机，上位机通过该接口发送控制数据的数据给fpga芯片；
数据位宽处理单元，用于判断通过pcie接口输送的上位机配置的系数的数据位宽；
dsp单元，用于将数据位宽处理单元输送的数据系数、增益系数以及偏移系数进行数字信号处理，转化为数字量；
数据解析单元，用于将dsp单元输送的数字量进行解析并输送到dacphy层；
dacphy层，用于将数字量输送到dac芯片，dac芯片将数字量转化为模拟信号并输出。
3.根据权利要求2所述的基于fpga的多通道信号发生器输出波形同步的系统，其特征在于，所述dsp单元实现如下线性公式：
y＝a*x+b；
其中，y表示经过fpga芯片内输出校准模块的校准数据；a表示增益系数；x表示源数据；b表示偏移系数；增益系数和偏移系数通过上位机进行配置。
4.根据权利要求2所述的基于fpga的多通道信号发生器输出波形同步的系统，其特征在于，所述dsp单元例化为d接口和g接口。
5.根据权利要求4所述的基于fpga的多通道信号发生器输出波形同步的系统，其特征在于，所述d接口为25bit,将源数据16bit的低位补0扩展成25bit。
6.根据权利要求4所述的基于fpga的多通道信号发生器输出波形同步的系统，其特征在于，所述g接口的增益位宽为18bit,上位机配置的增益系数直接作为dsp的g接口，无需数据位宽处理。
7.一种基于fpga的多通道信号发生器输出波形同步的方法，其特征在于，该方法是上位机通过pcie接口发送控制数据的指令和数据给fpga芯片并进行更改，fpga根据指令利用fpga芯片的可编程性对源波形数据进行控制及更改，并对输出的数据进行变换，已达到输出的波形幅度接近理论输出的实际值。
8.根据权利要求利用7所述的基于fpga的多通道信号发生器输出波形同步的方法，其特征在于，该方法具体如下：
s1、利用fpga的dsp芯片，实现如下线性公式：
y＝a*x+b；
其中，y表示经过fpga芯片内输出校准模块的校准数据；a表示增益系数；x表示源数据；b表示偏移系数；
s2、通过上位机配置增益系数和偏移系数，设dac芯片输出数据的数据位宽为16bit,则偏移系数用16bit数据表示偏移参数的大小，最高位表示符号位，最高位0表示向上偏移，最高位1表示向下偏移；
s3、增益系数选用18bit的数据，最高位表示符号位，设定18’h10000表示1倍增益，增益范围为-2到2；
s4、例化的dsp单元的d接口为25bit,将源数据16bit的低位补0扩展成25bit；dsp单元的g接口的增益位宽为18bit,上位机配置的增益系数直接作为dsp单元的g接口，无需数据位宽处理；o代表偏移系数，设dsp输出结果为48bit,则g接口和d接口相乘的结果25到40位设置增益为1时为源数据，故将16位的偏移系数先最低为补25个0配置成41位有符号数，从42位根据偏移参数符号位进行扩展。