专利名称：具有数据总线通信协议的外业仪器的制作方法
技术领域：
本发明涉及过程控制仪器领域。更具体地说，本发明涉及一种新的数据总线系统以及在过程控制仪器内的依据标准摩托罗拉TMSPI协议动作的外围设备和主控节点间的通信协议。
背景技术：
过程控制仪器，如变送器和控制器，用于监视和/或控制工业过程。在最近的一些设计中，这些过程控制仪器包括一些内部设备或部件，如起主节点作用的微处理器，还包括一些起子节点作用的外围电子设备。这些外国电子设备由几部分部件组成，如用于测量过程压力的压力传感器，用于测量过程温度的温度传感器，用于过程的阀门，用于转换在模拟设备和数字设备间传送的数据的数字-模拟转换器以及模拟-数字转换器，用于发送和接收通过一个双线过程控制循环线路进行信息传递的交换中继线路，用于存放指令或监控过程结果的存储设备，以及一些用于提供与过程有关的信息的图文说明的显示器。一般地说，所有这些设备都是本仪器的内部设备，或者都是本仪器的邻近设备。仪器可能包括以上所提的子节点(即外围设备)的任意一种组合。过程控制仪器中的这些不同的子节点通过一个把主节点和任一外围设备连接起来的数据总线相互传递信息。
一个过程控制仪器中的主节点常常是一个摩托罗拉或兼容微处理器或微控制器。例如，一些过程控制仪器常常采用摩托罗拉68HCO5和68HC11微控制器作为主节点。根据设计原理，这些以及其他的微控制器依据标准串行外围接口(SPI)总线通信协议进行运作。这个协议在摩托罗拉M68HC11参考手册中作出了规定，我们的参考也因此加以吸收。尽管在许多情况下使用依据SPI协议运作的微处理器和微控制器是有优点的，但SPI协议本身具有一些不利的数据总线要求，有诸多缺陷。例如，在过程控制仪器中，设备的大小至关重要。因此，在过程控制仪器内部，一般都采用小型的印刷电路板(PCB)。但是，根据SPI协议，和主节点相联的每一个外围设备必须有一条单独的电路选择(CS)数据总线。除了要为这些附加的CS总线线路留出更多的PCB空间外，标准SPI协议的这个条件还要求在主节点芯片上要有更多的插脚。SPI协议的另一个缺点是很难再对立节点或子节点进行添加或改变。通常每一个在过程控制仪器的数据总线上进行信息传递的设备都有一个预定的地址。对节点的添加、卸除或互变都要求总线和/或寻址方式做相应的改制以适应这种变化。
正向以上所示，很明显，SPI协议有一系列的缺点，尤其是在过程控制仪器内的数据总线中。我们的发明克服了标准SPI交流协议的这些及其他的一些缺陷。
发明的概要本发明是一个过程控制仪器，它具有改进的数据总线协议使内部的主节点或微处理器与内部的子节点或外围设备间的通信更加方便。这个过程控制仪器包括至少一个根据标准SPI协议运作的微处理器，第一和第二外围设备以及一条与微处理器和第一、第二外围设备相联的数据总线。在这个过程控制仪器中采用的经改进的数据总线协议具有多个优点，如印刷线路板空间要求缩小，外围设备和主节点部件之间的互换性增强。
在本发明一些过程控制仪器的实施例中，经改进的数据总线有单芯片选择(CS)数据总线路，它与在每一个主节点和子节点上的CS连接部相联。而在另一些实施例中，CS线路被全部地除去。在其他实施例中的，过程控制仪器有一条双向的主进子出(MISO)线路的数据总线，这条MISO线路用于促进从外围设备到微处理器和在外围设备之间进行的串行信息传递。还有在本发明的另一些实施例的过程控制仪器中，数据总线的物理互联和协议适用于使外围设备能被动态分配地址，以实现数据总线上的信息传送。
附图的简要说明
图1是具有本发明的一过程控制仪、过程管线及用于监控一过程的遥控装置的一个过程控制系统的部分示意图。
图2是本发明的一个过程控制仪的最佳实施例的方块图。它包括依据SPI协议运作的主节点，外围设备子节点以及一条联通主节点与子节点的数据总线。
图3是说明本发明的过程控制仪中使用的数据总线协议的时序图。
图4是本发明的主节点和子节点的指令字节结构示意图。
最佳实施例的详细说明本发明包括一个基于摩托罗拉TM串行外围界面(SPI)用于过程控制仪的改进的内部数据总线通信协议。本发明可用于连接在仪器上的一条数据总线上的各个设备与部件间的通信。一般地说，这条数据总线是仪器的内部总线。常规或标准SPI协议支持一个主节点与多个子节点间用于同步双向串行通信。标准SPI协议要求每一个子节点有一个分离的芯片选择(CS)数据总线。在本发明的过程控制仪器所使用的数据总线协议，由一条单独的CS线路去控制多个子节点，通过提供一种存取判优机构以使多个子节点能自主地存取数据总线以及通过增加对等式以及传输能力，增强了标准SPI协议。
图1说明的是一个过程控制系统的部分示意图。这个过程控制系统拥有一个控制室90，它与一个控制或监视一个过程的过程控制仪100相联。控制室90作为一个与电阻94串联的电压源92模式，在图中说明的工业过程应用中，流体102经过管道104。过程控制仪100通过双线过程控制回路或有回路电流IL的电路106与其他的过程控制仪或一个主控单元进行通信，监视或控制遥控设备108(例如，一个电机或开关)，这种监视和控制过程是通过联线107实现的，以此来监视或控制过程。例如，摇控设备108可以包含一个阀门，而过程控制仪100则包括一个作为外围设备的阀门定位器。此外，摇控装置108可以包含一个压力传感器，一个温度传感器或是在过程控制技术领域中所知的许多其他摇控装置中的任何一种。通常，多过程控制仪100是与双线控制回路106连接用于控制或监视过程的各个方面。
图2是本发明最佳实施例的表示各种装置连接在一数据总线100上的一个过程控制仪的方块图，正如所示，过程控制仪100包括第一微处理器200和第二微处器202，正如所说明的过程控制仪100具有两个微处理器，但它在其他的实施例中可能会有多于或少于两个的微处理器。微处理器200和202最好是摩托罗拉或兼容微处理器或被设计成在商业市场有效型式的或采用具有标准SPI协议的控制器。通常情况下，微处理器200和202中的一个在系统中起主节点的作用。另一个则被作为外围设备或子节点。
过程控制仪100同样包括一个或多个子节点或外围设备204、206、208、210和212。过程控制仪100的子节点通常是外围集成芯片或设备，它们执行一系列涉及控制和监视此过程所必须的功能。例如，外围设备204是一个通过过程控制循环线路106传送或接收信息和指令通信链路或线路。另外，尽管过程控制仪100的设备装置能从专用电源214获取电源，但在有些实现例中，过程控制仪100的节点通过通信链路204在双线回路106上接收电源。
外围设备206可以包括一个集成芯片存储器，用于存储主节点和子节点所用的程序指令，或用于存储过程状态所指示的信息。外围装置208可以包含一个模拟一数字(A/D)转换器，用于转换在一个设备(如传感器206)和其他主或子节点间传送的信息。外围设备210可以包括一个数字一模拟转换器(D/A)，用于转换数字信息或指令，使得它们能被一个模拟设备例如一个阀门定位器(控制器)218使用，该阀门定位器控制阀门(图1)的位置去控制过程。传感器216能探测到任何系统或过程变量，以及定位器218可以是用于控制过程的任意一种遥控设备。例如，外围设备212可以是一个显示器装置，如一个CRT、LED或LCG，用于提供有关过程的图文性和可视性的信息。
过程控制仪100中的每一个子节点一般都要包括一个中断输出插针或连结线，用于产生一中断信号，一个CS针或接线用于接收CS信号，一个用于接收同步时钟信号的移位时钟插(SCK)针或接线一个主出子进(MOSI)插针或连接线用于接收从主节点发来的串行数据，一个用于串行地传送与接收数据的双向主进子出(MISO)插针和连结线，以及一个子中断输入(SLINT)插针或接线用于接收中断信号。每一个子节点上的双向MISO接线最好采用从子节点到主节点或其他子节点串行地传送数据，并能接收从其他子节点的MISO接线传来的数据。在本发明的实施例中，过程控制仪100没有包括一主节点或微处理器，子节点上的MOSI结线则可去掉。
过程控制仪100的主节点最好包括一个中断SLINT输入或接线，用于接收中断信号，一个CS输出对应于用于产生CS信号的子节点的CS输入，一个SCK输出对应于一个用于产生SCK信号的子节点的SCK输入，一个用于传送串行数据至子节点的MOSI输入的MOSI输出，以及一个MISO输入用于接收从子节点MISO输出接线传来的数据。另一种选择是微处理202(或200)可以包括一个INT输出使得它能作为一个子节点工作。如图2所示，微处理器200构成主节点。因此，微处理器202在有些实施例中不含有CS，MOSI和SCK接线，微处理202被构造成为一个监视器模式。
过程控制仪100还包括接不同的主节点与子节点之间连接的数据总线220，以促进节点之间的信息交换，数据总线220因此包括一条INT线路，联至每一微处理器200和202的SLINT接线以及最低优先级别子节点204的INT接线。其余的子节点上的INT和SLINT接线被链接起来，从一个子节点的INT输出结线连至相邻的子节点上的SLINT输入接线。最后子节点(即所注明的子节点212)它的SLINT输入总是低连接或不活跃的，它是最高优先级别的子节点，如果一个子节点正在产生一个中断或者它的SLINT输出正处于活跃状态(这表明一个更高优先级的子节点正在产生一个中断)，那么这个子节点的INT输出就处于活跃状态。这种方式减少了用于调解从多子节点设备产生的中断的作为互联的附加电路的需求。
数据总线220也包含一条联接主节点微处理器200的CS输出和每一个子节点CS输入的CS线。CS数据总线上的CS信号由一个主节点产生，它的产生表明数据总线处理活跃状态。它可以作为信息间的定界符，或如果主节点控制多数据总线，它可以指示哪个数据总线是活跃的，换句话说它可以永久地被束于活跃状态或被消去。
数据总线220还包括一条联接主节点SCK输出和每一个子节点的SCK输入，用以在主节点和子节点间传送同步时钟信号。由于本发明所具有的以下讨论的一些寻址和数据总线协议优点，可以采用一条CS数线总线线路，或整条CS线路可以被消去。这样，PCB的空间就缩小了。
数据总线220还包括一条MOSI线连接主微处理器的MOSI输出连线和每一个子节点的MOSI输入接线，用于传送从微处理器到子节点的串行数据。如果过程控制仪100不包括主节点或微处理器，只要求具有同等优先级的通信(即子了点间通信)，那么，数据总线220的MOSI线路则为不必要的。
最后，数据总线220包括一条联接每一个子节点的MISO输入/输出连线和每一个微处理器的MISO输入的双向MISO线路，用于传送从子节点到微处理器的串行数据以及/或者传送子节点之间的串行数据。请注意由于每一个子节点上的MISO连接都是双向的，所以子节点MISO接线最好为三态设备。换句话说，除非当一个子节点获取了对MISO数据总线路的控制权，否则子节点上的MISO连接都在高阻抗状态中。
具有最高中断优先权和子节点首先获取对MISO数据总线的控制权。产生中断并且有不活跃SLINT输入的具有最高优先权的节点具有中断优先权。在图2中，当子节点212在INT输出产生中断时，它就最先获取对MISO数据总线的控制权。如果子节点210在INT输出产生中断，而且子节点212没产生的话，那么子节点210就最先获取对MISO数据总线的控制权。总之，如果一个子节点正在产生中断，而以前的所有在中断链中的节点不产生中断，那么，这个子节点就会获取MISO数据总线的控制权。同样，对MISO数据总线的控制权会因为通过总线传送的指令而发生改变。本项发明通过取代标准SPI协议单向数据总线结构，采用了双向的MISO数据总线结构，使得外围设备之间的同等地位通信成为可能而又不增加数据总线线路和物理接线的个数。上述的判优方法同样有利双向通信。
如果过程控制仪包括了一个主节点，那么数据总线的控制通常由主节点来完成。如果过程控制仪只包括外围设备(即，子节点或具有同等地位的节点)，那么数据总线的控制功能则由子节点之一来提供或由多个子节点共享。例如，在信息开头具有中断优先权的子节点能够承担对信息的数据总线控制责任。
图3是本发明的一个过程控制设备最佳实施例使用的信息格式或协议的时序图。在MOSI或MISO数据总线线路上传送的信息和由一个子节点产生(并通过中断链接传播到INT数据总线线路)的中断信号(INT)以及由一个主节点激活的CS线路都是以一个SCK信号周期一比特的方式传递的。如图3中的时序图所示，MOSI或MISO数据线路上的信息的首字节是指令。第二个字节可以是一个或多个可扩展地址字节EXTADR，它表明信息的目的地是哪一个节点。在需要时首扩展地址字节后会跟有多个扩展地址字节。这些字节后跟有零或更多数据字节。如果一个或多个地址字节扩展被采用，则指令字节的码元5会被定逻辑电平1。如果地址完全包括在指令字节中，则码元5会被设定为0，且数据字节会跟在指令字节后。没有字节计数，因为信息长度一直在指令字节中。
图3中所示的MOSI或MISO信息的指令字节的结构在图4中有更详细的说明。码元6和7表示命令，其中00代表一个传播BRCST命令，01代表状态条件STCND命令，10代表读命令，11代表写命令；读命令是对另一个节点中的目标内容的请求，写命令则是对另一个节点中目标内容进行改变的请求。传播命令把一个目标的值传送到所有节点，这个命令是由包含这个目标的装置发出的，状态命令把一个节点的状态条件传送给所有其他节点。
如果地址扩展AE位(码元5)被设置为逻辑1值，则表明在一个信息中任何数据字节被传送之前指令字节后令跟有一个或多个扩展地址字节EXTADR。如果AE位被设置为逻辑1，表明下一个字节是一个地址，扩展地址字节的码元7表明其后是否仍跟有另一个扩展地址字节。如果扩展地址字节的码元7被设置为逻辑值1，那么被传送的信息的下一字节也一定是一个扩展地址字节。如果扩展地址字节的第7位被置为逻辑值0，则信息的下一字节是一个数据字节。这样，任何字节数的地址长度都可以在不修改数据总线、部件及编程方式的情况下加以采用。本发明的这种特点使得各节点能被很容易地添加或互换。指令字节的码元0至4是节点/目标地址。十六进制指令00(8个0)被保留并定义为一个中断确认或一个空操作指示符。
本发明的不同种实施例中包括三种地址分配机制之一用于为各节点在数据总线上交换信息分配地址。在本发明的应用中，这三种地址分配机制分别是静态地址分配，主动状态地址分配和自动同等地址分配。这三种分配方式的任何一种都可以被采用，任何采用这种方法之一的子节点都可以混合在数据总线上。但是，在所有情况下，节点必须预先知道地址分配方式或者每一个节点在启动时都必须传播它的地址。每一个过程控制仪的节点在启动时都应把它的地址(无论是静态还是动态)连同一个表明它属于何种类型节点的标识符传送给过程控制仪中的所有其他节点。
在静态地址分配方式中，每一个节点都有一个外部的硬线地址。包含指向一个特定节点的地址的指令字节结果存放于接收相应信息的字节中。一个节点可以有多个独立的可寻址目标。如果对所有目标和节点寻址需要五个以上的码元则可以采用以上所述的扩展地址字节。地址和扩展地址状态能按要求在节点地址和目的地址间分配。
主动态和自动态同等地地址分配机制都是动态方式，这就提供了一种优势，使得无需再次分配物理地址或变更系统软件就能使过程控制仪节点更新升级和互换。在主动态地址分配方式中，重启时总线上的所有子节点/目标都在地址零进行初始化，所有的子节点都产生一个中断。主节点或微处理器将会给每一个节点/目标按照从最高优先级节点/目标到最低优先级节点/目标的顺序分配一个非零地址。一般地说，主节点会产生一系列非零地址并把这些地址通过数据总线分配给各节点。例如，从主节点发出的初始中断确认可以包含地址，这个地址包含在信息的一个数据段内，而这条信息则是以最高的优先级分配给节点的。由于每一个节点/目标都被分配了一个地址，它们就不再留有中断请求。这必须在数据总线上进行任何操作前完成。这种特点使得场仪器的不同模块的互换性增强，例如添加一个传感器模块或对一个现有传感器模块进行替换。
在自动同等地址分配方式中，初始化时有中断权的子节点给自己分配第一个地址。已经给自己分配了第一个地址的具有最高中断优先级的节点在信息指令字节中采用传播BRCST命令通知其他所有节点第一个地址已被分配。第二个没有地址的节点，即具有第二最高中断优先级的节点给自己分配第二个地址。同样，它会传播信息给其余所有节点第二个地址已被分配。总之，具有最高中断优先权的未被分配地址的节点给它自己分配下面的地址，然后传播信息给其他所有节点，通知它们新地址已被分配。存储在子节点206或其他存储器中的最后一次使用的地址在启动时被初始化为零值。
在本发明过程控制设备的最佳实施例中，任何一个节点可以在指令字节字和任意扩展地址字节指示的目标地址中通过发出读和写命令信息从一个目标(即内存地址，外设，等等)读取信息或向它写入信息。同样，任何节点可以通过发出一条STCND命令说明状态条件的存在，其中指令字节地址段表示具有该状态的存在，其中指令字节的地址段表示具有该状态条件的目标，或者，这STCND命令中有一个数据字节，其中存有目标值。状态条件可以包括现有数据、数据溢出、数据缓冲置空或软、硬件错误。一个节点还可以随同包含一个BRCST命令、在其指令字节中包含目标地址的信息传播它的目标值，目标值存在信息数据字节中，在指令字节的后面。
主节点或微处理器利用数据总线的MOSI线路向子节点传送命令。子节点在数据总线的双向MISO线路上向主节点和其他子节点传送命令。这样，子节点可以在数据总线MOSI线路上和MISO线路上接收命令和信息。任一子节点的主动脱机都会使数据总线上的MISO线关闭。如果一个子节点需要在数据总线上进行交换，它会在它的INT插脚或接线上产生一个中断。如果没有子节点在产生中断，那么子节点的所有MISO输出接线都处于高阻抗状态，这表明没有信息从子节点发出。
主节点能够在数据总线上传递信息至少有两个条件。第一，主节点能够对从一个子节点发出的中断信号所出反应并在数据总线上传送信息。第二，主节点可以自主地传送信息。当一个子节点产生一个中断时，主节点将在数据总线的MOSI线路上发出一个响应命令。由于主节点正在数据总线的MOSI线路上传送响应信息，所以具有最高优先权的中断子节点能在数据总线的MISO线路上传送信息。如果主节点的响应信息包含一个中断确认，该中断节点可以在数据总线的MISO线路上继续传送信息。如果主节点在数据总线的MOSI线路上的响应信息是一个命令而不是一个中断确认，那么从节点发出的信息会被中止，直至下一信息序列。
在本发明的一些实施例中，过程控制仪不包括主节点，这样，MOSI数据总线线路可以被除去或使之处于不活跃状态(那把它缚于一低逻辑电平状态)，且所有的信息都会被象包含一个中断确认那样处理。在这种情况下，SCK信号必须由一个设备或节点产生而不是由主节点产生。而且，如果要求的话，若没有主节点存在，则在CS数据总线线路上的CS信号也必须由另一个设备产生。
本发明有许多其他具有主节点依据标准SPI协议工作和使用一条标准数据总线结构的过程控制仪所没有的优点。本发明的一些优选实施例中的一个优越特征就是子节点可以在MISO数据总线线路上接收从其他同等地位子节点传来的信息。物理层通信被转化为一种交换数据总线方案，它可进行主和/或子节点传播型、主到子型、子到主型通信以及子节点平等交换。利用更改的数据总线特征和物理连接，依照标准SPI协议工作的主节点就可以对只有一条CS数据总线路的多个节点进行寻址。如果数据总线上的所有节点都采用此更改的协议，那么CS线路都可以被认作总是活跃的，因此可以完全被取消。
本发明还包括一个判优技术，它采用物理互联和/或指令解释来决定多个子节点中的哪一个具有优先权，可以控制数据总线。而且，本发明中经过改进的过程控制仪所采用的动态寻址技术使得节点能方便地互换或更替，并使软件更加独立于硬件构造。还有，本发明的双向MISO数据总线线路提供了子节点间的同等通信。在一些专用同等通信的过程控制仪器中，MOSI数据总线线路可以被完全取消。本发明的改进型SPI协议和数据总线结构的其他好处包括集成芯片插针数量减少；PCB互联使成本降低，体积减小；能够利用现存的依据标准SPI协议运行的微处理器；以及微处理器装载可以通过传播的可接受性和同等地位节点通信能力被减少，从而使子节点之间的交流不必通过微处理器寻址而实现。
尽管本发明以结合优选实施例作了讨论，但熟悉此项技术的技术人员会意识到对本发明在形式和细节上做出的变动，并没有脱离本发明的实质和范围。可以想象，本发明将会在任何一种过程控制仪器上得以实施。而且，还可以通过使用适当的硬件、软件、固件技术或这些技术的组合来实施不同的功能块。其他的一些小变动也有可能。例如，在一些使用微处理器200作为主节点的设计实施例中，通过第二个微处理器(即微处理器202)进行的通信可以多种途径得以实现。附加的微处理可以被作为一个外围设备，在这种情况下，它包括一个INT输出且和其他子节点链接起来。那么，附加的微处理器就通过双向MISO线路进行信息交换。另一种方法就是每一个微处理器的MOSI输出可以附加三态驱动器，所有的微处理器可以在MOSI线路上传送信息。
权利要求
1.一种过程控制仪，其特征在于它包含有一个以SPI数据总线协议工作的微处理器；一个第一外围设备；一个第二外围设备；以及一条联接到微处理器、第一外围设备、第二外围设备的数据总线，其中，该数据总线包括一单芯片选择线与在微处理器、第一外围设备及第二外围设备上的每个芯片选择连接部连接。
2.按权利要求1所说的过程控制仪，其特征在于在数据总线上的单芯片选择线路上微处理器产生一个信号，通知第一和第二外围设备该数据总线处于有效在用状态。
3.按权利要求1所说的过程控制仪，其特征在于数据总线还包括一个与微处理器，第一外围设备和第二外围设备连接的双向主进子出(MISO)线路。
4.按权利要求3所说的过程控制仪，其特征在于第一外围设备在双向MISO线路上向第二外围设备传送信息。
5.按权利要求1所说的过程控制仪，其特征在于它还包括用于在数据总线上通信给第一和第二外围设备动态分配地址的装置。
6.一种过程控制仪，其特征在于它包含有一个以SPI数据总线协议工作的微处理器；一个第一外围设备；一个第二外围设备；以及一条联接于微处理器、第一外围设备、第二外围设备的数据总线，该数据总线包括一条连接于每个微处理器、第一外围设备和第二外围设备的MISO连接部上的双向主进子出(MISO)线路。
7.按权利要求6所说的过程控制仪，其特征在于双向MISO线路是适应于从第一和第二外围设备向微处理器以及在第一和第二外围设备之间传输序列数据。
8.按权利要求7所说的过程控制仪，其特征在于还包括一个第三外围设备，它有一条连接在数据总线的双向MISO线路上的MISO连接部，其中第一外围设备通过双向MISO线路同时向第二和第三外围设备传送信息。
9.按权利要求7所说的过程控制仪，其特征在于还包含在数据总线上接收信息向每一个第一、第二外围设备动态分配地址的装置。
10.按权利要求9所说的过程控制仪，其特征在于，其中第一和第二外围设备的每一个都有一个与此有关的优先权，具有较高优先级的第一和第二外围设备之一给自己分配第一地址，随后通过双向MISO线路向微处理器和其他的具有较低优先级的第一和第二外围设备中的另一个传送第一地址。
11.按权利要求10所说的过程控制仪，其特征在于，当第一和第二外围设备之一传送了第一地址后，第一、第二外围设备中的另一个则给自己分配第二地址并通过双向MISO线路向微处理器及第一和第二外围设备之一传播第二地址。
12.按权利要求9所说的过程控制仪，其特征在于其中第一和第二外围设备中的每一个都包括能产生中断的中断产生电路，其中的动态分配地址的装置包含有一条与微处理器相联的中断检测电路，用于检测由第一和第二外围设备之一在数据总线上产生的第一中断；一条与微处理器相联的用于产生第一地址的地址产生电路；以及一条与微处理器相联的地址传送电路，用于通过数据总线向产生了第一中断的第一和第二外围设备之一传送第一地址，并把第一地址分配给产生了第一中断的第一和第二外围设备之一。
13.按权利要求7所说的过程控制仪，其特征在于其中数据总线包括一条与微处理器、第一外围设备和第二外围设备中的每一个上的芯片选择连接部连接的单芯片选择线路。
14.一种过程控制仪，其特征在于它包括一个第一子节点；一个第二子节点；以及一个主节点，其中主节点由一条数据总线与第一和第二子节点相连，主节点包含有一条用于检测由第一和第二子节点之一在数据总线上产生的第一中断的中断检测电路；一条用于产生第一地址的地址产生电路；以及一条地址传送电路，用于通过数据总线向产生了第一中断的第一和第二子节点之一传送第一地址，并把第一地址分配给产生了第一中断的第一和第二子节点之一。
15.按权利要求14所说的过程控制仪，其特征在于其中主节点还包括一中断检测电路，用于检测由第一和第二子节点中的另一个在数据总线上产生的第二中断；一用于产生第二地址的地址产生电路；以及一地址传送电路，用于通过数据总线向产生了第二中断的其他第一和第二子节点传送第二地址，并把第二地址分配给产生了第二中断的其他第一和第二子节点。
16.一种过程控制仪，其特征在于它包含有一条数据总线；与数据总线连接的多个外围设备，其中每一个外围设备都有与其关联的外围优先权；用于决定未被分配地址的外围设备中哪一个具有最高外设优先权的装置；以及用于给未被分配地址的具有最高外设优先权的外围设备分配地址的装置。
17.按权利要求16所说的过程控制仪，其特征在于其中分配地址的装置包括一条用于通过数据总线向未被分配地址的具有最高外设优先权的外围设备之一传送要分配的地址的地址传送电路。
18.一种向过程控制仪的外围设备动态分配地址的方法，其特征在于其中每一个外围设备都拥有与此相关的外设优先权，这种方法包含有决定哪一个未被分配地址的外围设备具有相关的最高外设优先权；向一个未被分配地址的具有最高相关外设优先权的外围设备分配地址；以及通过数据总线向未分配地址的具有最高相关外设优先权的外围设备传送被分配的地址。
19.按权利要求18所说的过程控制仪，其特征在于它还包含依次重复决定、分配和传送地址步骤直至每一个外围设备都有一个分配的地址为止。
20.一种向多个子节点动态分配地址的方法，其中这些子节点由一条数据总线与依据SPI数据总线协议工作的主节点相联，其中多子节点中的每一个都有一个相关的优先权，这种方法包括决定哪一个尚未分配地址的子节点具有相关的最高优先权；向尚未分配地址的具有最高相关优先权的子节点分配地址；以及通过数据总线向未被分配地址的具有最高相关优先权的子节点传送被分配的地址。
21.一个系统，其特征在于它包括一个以SPI协议工作的微处理器；一个第一外围设备；一个第二外围设备；一条与微处理器、第一外围设备和第二外围设备相联的数据总线；以及为在数据总线上接收信息向每一个第一和第二外围设备动态分配地址的装置。
22.按权利要求21所说的过程控制仪，其特征在于其中每一个第一和第二外围设备都有一个相关优选权，其中用于动态分配地址的装置包括用于为具有较高优先权的第一和第二外围设备之一自分配一第一地址并通过数据总线向微处理器和具有较低优先权的第一和第二外围设备中的另一个传送第一地址的装置。
23.一个在过程控制仪中在数据总线上通信的方法，其特征在于它包含在与每一个第一和第二外围设备的芯片选择输入端相联的数据总线的单芯片选择线路上产生一个芯片选择信号，其中芯片选择信号由一个以SPI数据总线协议运行的微处理器产生以表明数据总线处于有效在用；以及当与每一个第一和第二外围设备的芯片选择输入端相联的单芯片选择线路上产生片选择信号时，从微处理器、第一外围设备和第二外围设备之一通过数据总线传送数据。
24.按权利要求23所说的方法，其特征在于数据传送还包含有当联在每一个第一和第二外围设备的单芯片选择输入端上的单芯片选择线路上而产生芯片选择信号时，把数据通过数据总线的一条主出子进(MOSI)线路从微处理器传输至第一和第二外围设备。
25.按权利要求23所说的方法，其特征在于其中数据传输还包含有当连在每一个第一和第二外围设备的芯片选择输入端上的单芯片选择线路上产生芯片选择信号时，把数据通过数据总线的一条主进子出(MISO)线路从第一和第二外围设备之一传送至微处理器和另一第一和第二外围设备二者中的一个。
26.一个在过程控制仪中第一和第二外围设备之间通过一条数据总线通信的方法，其特征在于这个方法包含有通过数据总线上的一条双向MISO线路从第一外围设备上的双向主进子出(MISO)连接部传送数据；以及在第二外围设备上的一个双向MISO连接部接收从第一外围设备上的双向MISO连接部传来的数据。
全文摘要
本发明包含一个能用于主节点和子节点间信息通信的具有经改进的数据总线协议的过程控制仪(100)。过程控制仪(100)包括一个依据SPI数据总线协议工作的微处理器(200),第一和第二外围设备(204、206)和一条连接在微处理器和第一和第二外围设备上的数据总线(220)。本发明中的过程控制仪所采用的经改进的数据总线协议有许多优点,如:印刷电路板空间减小,外围和主节点部件之间的互换性增强。
文档编号G05B19/042GK1200818SQ97191236
公开日1998年12月2日 申请日期1997年9月23日 优先权日1996年9月30日
发明者大卫·E·特兹拉夫, 约格什·沃里尔, 伽波路·A·马洛夫 申请人:罗斯蒙德公司