信号电压放大。
[0100]如图3所示的为视频采集模块，本系统的设计思路是通过模拟的视频摄像头来获取视频信号，然后采用模数转换芯片SAA7111A将模拟的PAL制式视频信号转换为YUV4:2:2的数字视频信号。设计使用FPGA芯片EP1C6Q240C8作为协处理器，来完成视频信号的缓存和视频帧的合成，通过双RAM的乒乓结构来实现视频帧的完整性，并在完成视频数据的预处理后，将视频数据传入到DSP中，完成特定的视频处理算法(如压缩等，均为现有常规处理算法)，最后对处理完的视频数据进行传输和存储。同时，主处理器DSP还负责对视频采集芯片进行初始化配置。其系统硬件结构如图3所示。
[0101]视频采集系统的重要环节，通常是将外部的光信号转换成电信号，然后通过专用的视频转换芯片，来将模拟的视频信号转换为数字视频信号。本申请采用的是模拟CMOS摄像头和Philips公司的高性能视频模数转换集成电路芯片SAA7111A。
[0102]AA7111A是Philips公司的一款高性能视频输入处理芯片。它共有四路模拟视频信号输入端，可以输入4路CVBS或2路S视频(Y/C)信号，也可以编程选择四路视频输入中的一路或者两路组成不同的工作模式；可实现行同步、场同步信号的自动监测、分离，或场频50Hz或60Hz自动检测，并可在PAL制和INTSC制之间自动切换，同时能对不同输入制式的亮度信号、色差信号进行处理，实现亮度、色度和饱和度的片内实时控制；SAA7111A中的I2C总线接口可以对片内寄存器进行设置。它有32个控制寄存器，其中的22个可编程；该器件的输出为16位V.PO总线，输出格式有12位YUV4:1:1、16位YUV4:2:2、8位CCIR —656、16位565RGB和24位的888RGB ;输出信号可提供采样时钟、行同步、场同步等多种同步信号。
[0103]视频前端处理模，数字化后的视频数据量一般都十分巨大。为了保证视频数据的完整性和实时性，系统专门设计了视频的前端处理模块。其主要功能是完成视频数据的缓存，视频帧的合成，乒乓操作以及与DSP的通信。由于FPGA内部能反复编程，可以使系统简化，减小板卡面积，易于维护，升级方便，因此，本文采用了 ALTERA的EP1C6Q240C8来完成视频前端处理功能。
[0104]为了保证视频采集系统的实时性，该系统使用双RAM的乒乓机构。乒乓操作在FPGA时序设计中的使用十分广泛，是一种典型的以面积换速度的设计思想。这种结构是将输入数据流通过输入数据选择单元等时地将数据流分配到两个数据缓冲区。在第I个缓冲周期，将输入的数据流缓存到数据缓冲模块I上；在第2个缓冲周期，则通过输入数据选择单元的切换来将输入的数据流缓存到数据缓冲模块2，同时将数据缓冲模块I缓存的第I个周期的数据通过输出数据选择单元的选择后，送到运算处理单元进行处理；此后在第3个缓冲周期，再次切换数据的输入与输出缓冲模块。如此循环，周而复始。
[0105]视频后端处理模，本系统采用的是，TI公司的高性能、低功耗定点DSP芯片TMS320VC5509A，它内部的主时钟工作频率最高可达200MHz，处理速度最高400MIPS ;该DSP的片上RAM较大，包括32KX 16位DARAM和96KX 16位SARAM，共128KX 16位的片上存储空间；其片上外设丰富，包括实时时钟RTC、10位ADC、MCBSP接口、USB高速接口(速率为12Mb/s)，还有MMC/SD(多媒体卡)接口、12H接口等；该DSP处理器为低电压供电，采用1.6V的内核电压。3.3V的I/O电压，功耗低达0.2mff/MIPSo
[0106]DSP作为视频采集系统的主处理器，主要完成各类接口和外设的配置以及视频的实时处理。包括时钟发生器(PLL)、I2C总线接口、EMIF模块、USB接口等。
[0107]各类接口只有协调工作，才可保证系统的正常运行。其中时钟发生器负责将外部24MHz的晶振时钟倍频为200MHz的系统工作时钟:I2C总线负责对视频采集芯片SAA7111A进行初始化配置:USB接口负责与上位机通信，以实现数据的传输。
[0108]考虑到视频数据的庞大和DSP片上ROM的局限性，本系统在DSP外部扩展了一块4MX 16bit 的 SDRAM 和一块 256KX 16bit 的 FLASH。其中 SDRAM 映射在 DSP 的 CE2、CE3 空间，FLASH映射在CEl空间。由于外设接口配置一般都较为复杂，因此使用了 TI公司的片上支持库函数(CSL)，以简化用户接口的配置。
[0109]视频数据中一般都会存在很多冗余信息(时间冗余度、空间冗余度等)，因此具有压缩的必要性。视频编码的主要目的就是在保证重构质量的前提下，以尽量少的比特数来表征视频信息，尽量去除视频图像数据本身具有的多种冗余特性，如空间冗余、时间冗余、心理视觉冗余和熵编码冗余等。常见的压缩标准有JPEG、MPEG - UMPEG 一 2、H.261以及H.263等。这些算法一般都较为复杂，处理的数据量也十分巨大。而采用哈佛总线和流水线操作等内部结构DSP在视频处理算法的实现上具有巨大优势。视频算法的编程和调试可在CCS(code composer stud1) 2.0环境下完成，可使用C语言实现，这样有利于跨平台的移植、优化和升级。
[0110]如图5所示的为混合电源供能装置:
[0111]太阳能单元:包括太阳能电池，太阳能电池连接有DC/DC变换器；
[0112]市电单元:市电单元包括将市电转换为直流电的AC/DC变换器；
[0113]充电控制电路:控制切换太阳能单元、市电单元与蓄电池的接通；
[0114]蓄电池:存储电能和为负载供能；
[0115]DSP控制单元:根据检测单元的检测信息，控制充电控制电路的工作状态；
[0116]检测单元:包括用于检测太阳能电池电流大小的太阳能电池电流检测装置，检测蓄电池电压大小的蓄电池电压检测单元。
[0117]所述蓄电池电压检测单元包括:所述蓄电池电压检测单元包括:电阻Rl —端接蓄电池、电阻R2 —端接基准比较电压，电阻Rl另一端连接二极管Dl的阳极，电阻R2另一端连接二极管D2的阳极，二极管Dl的阴极和二极管D2的阴极均连接电阻R3，电阻R3另一端连接电容Cl，电容Cl接地。
[0118]太阳能单元为太阳能电池整列。
[0119]所述DC/DC变换器输出端连接有逆变单元，逆变单元将直流电转换为交流电输出。
[0120]所述逆变单元输出端设置有逆变单元输出电流电压检测单元，逆变单元输出电流电压检测单元连接DSP控制单元。
[0121]DC/DC变换器包括顺序连接的逆变电路、高频变压器、整流电路、输出录滤波电路，逆变电路的驱动单元包括脉冲控制电路，脉冲控制电路采用脉冲宽度调制芯片TL494。内部同时解决了电流调节器、脉宽调制和最大电流限制，芯片内还设置了一些附加监控保护功能，使得芯片具有较强的抗干扰能力和较高的可靠性，用此芯片构成的控制系统外接元器件较少，结构简单。
[0122]如图6所述蓄电池电压检测单元包括:所述蓄电池电压检测单元包括:电阻Rl —端接蓄电池、电阻R2 —端接基准比较电压，电阻Rl另一端连接二极管Dl的阳极，电阻R2另一端连接二极管D2的阳极，二极管Dl的阴极和二极管D2的阴极均连接电阻R3，电阻R3另一端连接电容Cl，电容Cl接地。
[0123]系统包括太阳能电池供电电路、市电供电电路、蓄电池及其充电电路、单片机及其外围电路等构成.太阳能电池的电流经电流检测电路检测大于30mA时(即阳光足够强)，单片机控制充电控制接入电源为太阳能电池经过DC/DC变换后电源，该电源向蓄电池充电.当单片机检测到阳光较弱时，再检测蓄电池电压，若蓄电池电压足够高，有蓄电池向负载供电，系统停止向蓄电池充电；若蓄电池电压较低，市电经AC/DC变换后经充电控制电路向蓄电池充电，再由蓄电池向负载供电.单片机及其外围电路包括PICI6C71、按键电路、报警电路和液晶显示电路.报警用系统工作异常报警、蓄电池欠压报警等.为节省系统功耗采用液晶显示电路显示太阳能电池电流、蓄电池电压、系统工作状态等信息。
[0124]所述蓄电池电压