电流舵结构的补偿电路和电流镜像电路的制作方法
【技术领域】
[0001 ] 本申请涉及电路领域，具体而言，涉及一种电流舵结构的补偿电路和电流镜像电 路。
【背景技术】
[0002] 在电流舵结构的DAC中，要求精度较高的电流镜实现基准电路到输出电流的"复 制"，但由于工艺和匹配的问题，在实际应用中，电流的精准镜像并不准确。由于这种不精准 镜像会导致DAC输出线性度降低，使得电流镜失配。
[0003] 在实际应用中，为了节省面积，在主电流镜并入小面积MOS做片后补偿，由CMOS开 关管控制，但是，现有技术在每次上电补偿时，CMOS开关管都要进行一次开关动作，导致进 行补偿麻烦，并且，CMOS开关管在饱和区的阻抗较高，不利于和主镜像管匹配。
[0004] 针对现有技术中进行电流补偿时不利于和基准电路匹配的问题，目前尚未提出有 效的解决方案。
【发明内容】
[0005] 本申请的主要目的在于提供一种电流舵结构的补偿电路和电流镜像电路，以解决 现有技术中进行电流补偿时不利于和基准电路匹配的问题。
[0006] 为了实现上述目的，根据本申请的一个方面，提供了一种电流舵结构的补偿电路。 本申请的电流舵结构用于对所述电流舵结构的电流进行补偿，所述电流舵结构包括第一 MOS晶体管和第二MOS晶体管，其特征在于，所述补偿电路包括：熔丝；第三MOS晶体管，其 中，所述第三MOS晶体管的栅极连接至所述第一 MOS晶体管的栅极，所述第三MOS晶体管 的源极和所述第一 MOS晶体管的源极均连接至电源；以及第四MOS晶体管，其中，所述第四 MOS晶体管的栅极连接至所述第二MOS晶体管的栅极，其中，所述第四MOS晶体管的源极与 所述第三MOS晶体管的漏极相连接，所述第四MOS晶体管的漏极与所述熔丝的第一端相连 接，所述熔丝的第二端与所述第二MOS晶体管的漏极相连接。
[0007] 进一步地，所述补偿电路还包括：第五MOS晶体管，所述第五MOS晶体管的源极与 所述第一 MOS晶体管的源极相连接，所述第五MOS晶体管的漏极与所述第二MOS晶体管的 漏极相连接，且与所述熔丝相连接，用于控制所述熔丝的熔断。
[0008] 进一步地，所述补偿电路还包括：熔断电源，与所述第一 MOS晶体管的源极相连 接，用于在所述第五MOS晶体管导通时熔断所述熔丝。
[0009] 为了实现上述目的，根据本申请的另一方面，提供了一种电流镜像电路。根据本申 请的电流镜像电路包括：电流舵结构；以及一个或者多个补偿电路，所述补偿电路为本申 请上述补偿电路中的任一项所述的补偿电路，与所述电流舵结构相连接。
[0010] 进一步地，所述电流舵结构包括：基准电路，用于提供基准电流；以及镜像电路， 与所述基准电路构成共源共栅电流源，用于根据所述基准电流得到镜像电流，其中，所述镜 像电路与所述补偿电路相连接。
[0011] 进一步地，所述镜像电路包括第一MOS晶体管和第二MOS晶体管，所述补偿电路包 括第三MOS晶体管，第四MOS晶体管和熔丝，所述镜像电路与所述补偿电路相连接包括：所 述第三MOS晶体管的源极与所述第一 MOS晶体管的源极相连接，所述第三MOS晶体管的漏 极与所述第四MOS晶体管的源极相连接，所述第三MOS晶体管的栅极与所述第一 MOS晶体 管的栅极相连接；以及所述第四MOS晶体管的漏极与所述熔丝的第一端相连接，所述第四 MOS晶体管的栅极与所述第二MOS晶体管的栅极相连接，其中，所述第三MOS晶体管的衬底 与所述第四MOS晶体管的衬底相连接，所述第一 MOS晶体管的衬底与所述第二MOS晶体管 的衬底相连接。
[0012] 进一步地，所述基准电路包括：基准电压；可变电阻；第五MOS晶体管，所述第五 MOS晶体管的源极与电源相连接，所述第五MOS晶体管的漏极和所述第五MOS晶体管的栅极 相连接，所述第五MOS晶体管的衬底与所述电源相连接；第六MOS晶体管，所述第六MOS晶 体管的源极与所述第五MOS晶体管的漏极相连接，所述第六MOS晶体管的漏极与所述第六 MOS晶体管的栅极相连接，所述第六MOS晶体管的衬底与所述电源相连接；以及第七MOS晶 体管，所述第七MOS晶体管的漏极与所述第六MOS晶体管的漏极相连接，所述第七MOS晶体 管的源极与所述可变电阻的第一端相连接，所述第七MOS晶体管的栅极连接至所述基准电 压，所述第七MOS晶体管的衬底与所述可变电阻的第二端相连接。
[0013] 进一步地，所述镜像电路包括：第一 MOS晶体管，所述第一 MOS晶体管的栅极与所 述第五MOS晶体管的栅极相连接；以及第二MOS晶体管，所述第二MOS晶体管的栅极与所述 第六MOS晶体管的栅极相连接。
[0014] 进一步地，所述电流舵结构还包括互补开关管，与所述镜像电路相连接，用于输出 不同的电流。
[0015] 进一步地，所述镜像电路包括第一MOS晶体管和第二MOS晶体管，所述互补开关管 包括：第八MOS晶体管，所述第八MOS晶体管的源极与所述第二MOS晶体管的漏极相连接， 所述第八MOS晶体管的衬底与所述第一 MOS晶体管的衬底和所述第二MOS晶体管的衬底均 相连接，所述第八MOS晶体管的漏极作为第一输出端；以及第九MOS晶体管，所述第九MOS 晶体管的衬底与所述第八MOS晶体管的衬底相连接，所述第九MOS晶体管的源极与所述第 八MOS晶体管的源极相连接，所述第九MOS晶体管的漏极作为第二输出端。
[0016] 通过本申请，采用的补偿电路包括：熔丝；第三MOS晶体管，其中，第三MOS晶体管 的栅极连接至第一 MOS晶体管的栅极，第三MOS晶体管的源极和第一 MOS晶体管的源极均 连接至电源；以及第四MOS晶体管，其中，第四MOS晶体管的栅极连接至第二MOS晶体管的 栅极，其中，第四MOS晶体管的源极与第三MOS晶体管的漏极相连接，第四MOS晶体管的漏 极与熔丝的第一端相连接，熔丝的第二端与第二MOS晶体管的漏极相连接，通过控制熔丝 的熔断来控制是否对电流舵结构进行电流补偿，解决了现有技术中进行电流补偿时不利于 和基准电路匹配的问题，进而达到了在进行电流补偿时便于和基准电路匹配的效果。
【附图说明】
[0017] 构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实 施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0018] 图1是PMOS共源共栅电流源的示意图；
[0019] 图2是图1所示PMOS共源共栅电流源的小信号模型；
[0020] 图3是根据本申请实施例的电流镜像电路的示意图；
[0021] 图4是现有技术失配的镜像电流的DNL数据分布图；
[0022] 图5是现有技术失配的镜像电流的INL数据分布图；
[0023] 图6是根据本申请实施例进行电流补偿后非失配时的镜像电流的DNL数据分布 图；以及
[0024] 图7是根据本申请实施例进行电流补偿后非失配时的镜像电流的INL数据分布 图。
【具体实施方式】
[0025] 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本申请。
[0026] 为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的 附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是 本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术 人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范 围。
[0027] 需要说明的是，本申请的说明书和权利要求书及上述附图中的术语"第一"、"第 二"等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用 的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或 描述的那些以外的顺序实施。此外，术语"包括"和"具有"以及他们的任何变形，意图在于 覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限 于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产 品或设备固有的其它步骤或单元。
[0028] 图1是PMOS共源共栅电流源的示意图。如图所示，PMOS晶体管MO、PMOS晶体管 Ml的通路作