一种电流源电路的制作方法
【技术领域】
[0001]本实用新型涉及电流源电路，尤其涉及到产生零温度系数电流的电流源电路。
【背景技术】
[0002]为了减少温度对输出电流的影响，设计了产生零温度系数电流的电流源电路。
【发明内容】
[0003]本实用新型旨在提供一种产生零温度系数电流的电流源电路。
[0004]一种电流源电路，包括第一运算放大器、第一 NMOS管、第一电阻、第一 PMOS管、第二PMOS管、第二运算放大器、第二 NMOS管、第二电阻、第三PMOS管和第四PMOS管:
[0005]所述第一运算放大器的正输入端接带隙基准电压VREF，负输入端接所述第一NMOS管的源极和所述第一电阻的一端，输出端接所述第一 NMOS管的栅极；
[0006]所述第一 NMOS管的栅极接所述第一运算放大器的输出端，漏极接所述第一 PMOS管的栅极和漏极和所述第二 PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第一电阻的一端；
[0007]所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一 NMOS管的源极，另一端接地；
[0008]所述第一 PMOS管的栅极和漏极接在一起再接所述第二 PMOS管的栅极和所述第一NMOS管的漏极，源极接电源电压VCC ；
[0009]所述第二 PMOS管的栅极接所述第一 NMOS管的漏极和所述第一 PMOS管的栅极和漏极，漏极作为电流出端输出电流112，源极接电源电压VCC;
[0010]所述第二运算放大器的正输入端接带隙基准电压VREF，负输入端接所述第二NMOS管的源极和所述第二电阻的一端，输出端接所述第二 NMOS管的栅极；
[0011]所述第二 NMOS管的栅极接所述第二运算放大器的输出端，漏极接所述第三PMOS管的栅极和漏极和所述第四PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第二电阻的一端；
[0012]所述第二电阻的一端接所述第二运算放大器的负输入端和所述第二 NMOS管的源极，另一端接地；
[0013]所述第三PMOS管的栅极和漏极接在一起再接所述第四PMOS管的栅极和所述第二NMOS管的漏极，源极接电源电压VCC ；
[0014]所述第四PMOS管的栅极接所述第二 NMOS管的漏极和所述第三PMOS管的栅极和漏极，漏极作为电流出端输出电流122，源极接电源电压VCC。
[0015]所述第一运算放大器和所述第一 NMOS管组成跟随器电路，所述第一电阻上的电压等于带隙基准电压VREF，带隙基准电压VREF是不随温度变化的基准电压，设置所述第一电阻为负温度系数的多晶POLY电阻，在所述第一电阻上产生的电流就是正温度系数的电流111，再通过所述第一 PMOS管镜像给所述第二 PMOS管输出电流112，可以通过调节所述第一 PMOS管和所述第二 PMOS管的宽长比比例进行调节112 ;所述第二运算放大器和所述第二 NMOS管组成跟随器电路，所述第二电阻上的电压等于带隙基准电压VREF，带隙基准电压VREF是不随温度变化的基准电压，设置所述第二电阻为正温度系数的基区BASE电阻，在所述第二电阻上产生的电流就是负温度系数的电流121，再通过所述第三PMOS管镜像给所述第四PMOS管输出电流122，可以通过调节所述第三PMOS管和所述第四PMOS管的宽长比比例进行调节122 ;通过调节电流112和122的比例系数，最后112和122通过叠加得到零温度系数的电流10UT。
【附图说明】
[0016]图1为本实用新型的一种电流源电路的电路图。
【具体实施方式】
[0017]以下结合附图对本【实用新型内容】进一步说明。
[0018]—种电流源电路，如图1所不，包括第一运算放大器101、第一 NMOS管102、第一电阻103、第一 PMOS管104、第二 PMOS管105、第二运算放大器201、第二 NMOS管202、第二电阻203、第三PMOS管204和第四PMOS管205:
[0019]所述第一运算放大器101的正输入端接带隙基准电压VREF，负输入端接所述第一NMOS管102的源极和所述第一电阻103的一端，输出端接所述第一 NMOS管102的栅极；
[0020]所述第一 NMOS管102的栅极接所述第一运算放大器101的输出端，漏极接所述第一 PMOS管104的栅极和漏极和所述第二 PMOS管105的栅极，源极接所述第一运算放大器101的负输入端和所述第一电阻103的一端；
[0021]所述第一电阻103的一端接所述第一运算放大器101的负输入端和所述第一NMOS管102的源极，另一端接地；
[0022]所述第一 PMOS管104的栅极和漏极接在一起再接所述第二 PMOS管105的栅极和所述第一 NMOS管102的漏极，源极接电源电压VCC ；
[0023]所述第二 PMOS管105的栅极接所述第一 NMOS管102的漏极和所述第一 PMOS管104的栅极和漏极，漏极作为电流出端输出电流112，源极接电源电压VCC ;
[0024]所述第二运算放大器201的正输入端接带隙基准电压VREF，负输入端接所述第二NMOS管202的源极和所述第二电阻203的一端，输出端接所述第二 NMOS管202的栅极；
[0025]所述第二 NMOS管202的栅极接所述第二运算放大器201的输出端，漏极接所述第三PMOS管204的栅极和漏极和所述第四PMOS管205的栅极，源极接所述第一运算放大器201的负输入端和所述第二电阻203的一端；
[0026]所述第二电阻203的一端接所述第二运算放大器201的负输入端和所述第二NMOS管202的源极，另一端接地；
[0027]所述第三PMOS管204的栅极和漏极接在一起再接所述第四PMOS管205的栅极和所述第二 NMOS管202的漏极，源极接电源电压VCC ；
[0028]所述第四PMOS管205的栅极接所述第二 NMOS管202的漏极和所述第三PMOS管204的栅极和漏极，漏极作为电流出端输出电流122，源极接电源电压VCC。
[0029]所述第一运算放大器101和所述第一 NMOS管102组成跟随器电路，所述第一电阻103上的电压等于带隙基准电压VREF，带隙基准电压VREF是不随温度变化的基准电压，设置所述第一电阻103为负温度系数的多晶POLY电阻，在所述第一电阻103上产生的电流就是正温度系数的电流111，再通过所述第一 PMOS管104镜像给所述第二 PMOS管105输出电流112，可以通过调节所述第一 PMOS管104和所述第二 PMOS管105的宽长比比例进行调节I 12 ;所述第二运算放大器201和所述第二 NMOS管202组成跟随器电路，所述第二电阻203上的电压等于带隙基准电压VREF，带隙基准电压VREF是不随温度变化的基准电压，设置所述第二电阻203为正温度系数的基区BASE电阻，在所述第二电阻203上产生的电流就是负温度系数的电流121，再通过所述第三PMOS管204镜像给所述第四PMOS管205输出电流122，可以通过调节所述第三PMOS管204和所述第四PMOS管205的宽长比比例进行调节122 ;通过调节电流112和122的比例系数，最后112和122通过叠加得到零温度系数的电流 1UT0
【主权项】
1.一种电流源电路，其特征在于:包括第一运算放大器、第一 NMOS管、第一电阻、第一PMOS管、第二 PMOS管、第二运算放大器、第二 NMOS管、第二电阻、第三PMOS管和第四PMOS管； 所述第一运算放大器的正输入端接带隙基准电压VREF，负输入端接所述第一 NMOS管的源极和所述第一电阻的一端，输出端接所述第一 NMOS管的栅极； 所述第一 NMOS管的栅极接所述第一运算放大器的输出端，漏极接所述第一 PMOS管的栅极和漏极和所述第二 PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第一电阻的一端； 所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一 NMOS管的源极，另一端接地； 所述第一 PMOS管的栅极和漏极接在一起再接所述第二 PMOS管的栅极和所述第一 NMOS管的漏极，源极接电源电压VCC ; 所述第二 PMOS管的栅极接所述第一 NMOS管的漏极和所述第一 PMOS管的栅极和漏极，漏极作为电流出端输出电流112，源极接电源电压VCC ; 所述第二运算放大器的正输入端接带隙基准电压VREF，负输入端接所述第二 NMOS管的源极和所述第二电阻的一端，输出端接所述第二 NMOS管的栅极； 所述第二 NMOS管的栅极接所述第二运算放大器的输出端，漏极接所述第三PMOS管的栅极和漏极和所述第四PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第二电阻的一端； 所述第二电阻的一端接所述第二运算放大器的负输入端和所述第二 NMOS管的源极，另一端接地； 所述第三PMOS管的栅极和漏极接在一起再接所述第四PMOS管的栅极和所述第二 NMOS管的漏极，源极接电源电压VCC ; 所述第四PMOS管的栅极接所述第二 NMOS管的漏极和所述第三PMOS管的栅极和漏极，漏极作为电流出端输出电流122，源极接电源电压VCC。
【专利摘要】本实用新型公开了一种电流源电路。一种电流源电路包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第二运算放大器、第二NMOS管、第二电阻、第三PMOS管和第四PMOS管。利用本实用新型提供的电流源电路能够输出零温度系数的电流。
【IPC分类】G05F3/28
【公开号】CN204719598
【申请号】CN201520420436
【发明人】沈孙园
【申请人】杭州宽福科技有限公司
【公开日】2015年10月21日
【申请日】2015年6月15日